本发明专利技术涉及半导体装置及带有插入器的引线框。半导体装置包括具有标识和围绕所述标识的引线的引线框。所述标识包括第一管芯附着区域和插入器区域。具有至少一个导电迹线的绝缘层形成于所述插入器区域上。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及半导体装置及带有插入器的引线框。半导体装置包括具有标识和围绕所述标识的引线的引线框。所述标识包括第一管芯附着区域和插入器区域。具有至少一个导电迹线的绝缘层形成于所述插入器区域上。【专利说明】半导体装置及带有插入器的弓I线框
本专利技术涉及集成电路(IC)器件装配，更具体地说，涉及用于半导体封装的引线框。
技术介绍
系统级封装(SiP)是将多个现成的管芯合并到单一封装的封装。多个管芯通过接合线被内部地连接。SiP装置执行了电子系统的所有或大部分功能，从而被广泛应用于电器 >J-U ρ?α装直。 图1A示出了包括具有标识104和围绕了标识104的多个引线的引线框102的传统SiP装置100的示意俯视图。标识104具有第一管芯附着区域108和第二管芯附着区域110。第一管芯112附着于第一管芯附着区域108上，并通过一组第一接合线114被电连接到引线106。第二管芯116附着于第二管芯附着区域110上，并通过一组第二接合线118被电连接到第一管芯112。此外，第三管芯120通过环氧材料附着于第一管芯112的顶面上，并通过一组第三接合线122被电连接到第一管芯112。SiP装置100可以例如是传感器封装，其中第一管芯112是微控制单元(MCU)，第二管芯116是重力传感器以及第三管芯120是压力传感器。 图1B是从图1A的线1-1的传统SiP装置100的横截面。当装配装置100的时候，第一和第二管芯112和116首先附着于引线框102的标识104。然后，第三管芯120通过环氧材料附着于第一管芯112的顶面，之后是引线接合工艺，以通过所述一组第一接合线114将第一管芯112电连接到引线106以及通过所述一组第二接合线118将第二管芯116电连接到第一管芯112。然后，执行预模制工艺以通过模填料124封装引线框102、第一管芯112、第二管芯116、第一接合线114和第二接合线118。由于第三管芯120是压力传感器管芯，所以开口 126必须在预模制工艺之后留在第三管芯120之上，使得凝胶128可被分配在第三管芯120之上，并且允许通过第三接合线122将第三管芯120电连接到第一管芯112。 开口 126通过薄膜模制工艺被创建，在该薄膜模制工艺中，薄膜被放置在第三管芯120的顶部以防止模填料124流入开口 126的区域。然而，由于薄膜模制工艺的小偏移可能损害第一和第二接合线114和118，所以该工艺具有很窄的工艺容差。此外，用于将第三管芯120附着于第一管芯112的顶面的环氧材料可能引起环氧树脂渗入到第一管芯112的接合焊盘(未示出)上，从而导致了引线接合性问题。 避免上述问题的一种解决方案是将第三管芯120直接附着于像第一和第二管芯112和116的标识。然而，这可能会导致多个管芯和引线之间的布线问题。此外，标识104的空间是有限的。 因此，期望找到一种解决方案来解决传统SiP的布线和接合性问题。 【专利附图】【附图说明】 通过参考优选实施例的以下说明书及附图，可以更好地理解本专利技术、目标及其优点，在附图中: 图1A是传统SiP半导体装置的俯视图； 图1B是图1A的SiP装置沿着图1A的线1_1的截面侧视图； 图2是根据本专利技术的实施例的SiP装置的俯视图； 图3A-3E是根据本专利技术的实施例的各种插入器设计的俯视图； 图4是根据本专利技术的另一个实施例的SiP半导体装置的俯视图； 图5是根据本专利技术的另一个实施例的SiP半导体装置的俯视图； 图6A-6E是根据本专利技术的实施例的图示在引线框的标识上形成插入器的步骤的一系列图表；以及 图7A-7C是根据本专利技术的另一个实施例的图示在引线框的标识上形成插入器的步骤的一系列图表。 【具体实施方式】 结合附图在下面陈述的详细说明书旨在作为本专利技术当前优选实施例的说明书，并且不旨在表示本专利技术或可被实践的唯一形式。应了解，相同或等同功能或可由旨在被包括在本专利技术精神和范围内的不同实施例完成。在附图中，相同数字被用于表示相同元件。而且，术语“包括”或其任何其它变化形式旨在涵盖非排他性内容，例如包括一列元件或步骤的模块、电路，装置组件、结构以及方法步骤，其中这些模块、电路，装置组件、结构以及方法步骤不仅仅包括这些元件但可能包括其它没有明确列出的元件或是这些模块、电路，装置组件或步骤固有的元件。由“包括”开头的元件或步骤在没有更多约束的情况下，不排除存在包括元件或步骤的附加相同元件或步骤。 在一个实施例中，本专利技术提供了一种半导体装置，包括具有标识和围绕标识的多个引线的引线框。该标识包括第一管芯附着区域和插入器区域，以及绝缘层，该绝缘层电镀有在插入器区域上形成的至少一个导电迹线。 在另一个实施例中，本专利技术提供了一种引线框，该引线框包括具有第一管芯附着区域和插入器区域的标识、围绕标识的多个引线以及绝缘层，所述绝缘层电镀有在插入器区域上形成的至少一个导电迹线。 在进一步的实施例中，本专利技术提供了一种用于装配半导体装置的方法。该方法包括提供具有标识和围绕标识的多个引线的引线框。该标识包括第一管芯附着区域和插入器区域；该方法包括:在插入器区域上形成绝缘层；以及在绝缘层上电镀至少一个导电迹线。 现在参照图2，图2示出了根据本专利技术的实施例的半导体装置200的俯视图。半导体装置200包括具有标识204和围绕标识204的多个引线206的引线框202。标识204包括第一管芯附着区域208和第一插入器区域210。第一插入器212在第一插入器区域210上形成。第一插入器212包括电镀有多个第一导电迹线216的第一绝缘层214。在优选实施例中，第一绝缘层214是玻璃、陶瓷或低成本的聚合物基材料。在另一个优选实施例中，第一绝缘层214由丝网印刷或光掩膜工艺形成，该工艺在本领域是已知的并且容易实施。第一插入器212的厚度可能发生变化，这取决于封装要求，包括封装尺寸和可靠性要求，因此第一插入器212甚至可以被用于非常薄的封装中。在优选实施例中，第一导电迹线216是由铜电镀工艺形成的铜迹线。在进一步的优选实施例中，银层被电镀在每个第一导电迹线216的上表面上。 第一管芯218附着于第一管芯附着区域208上，并通过一组第一接合线222被电连接到所述多个第一导电迹线216中的每个的第一端220。第一导电迹线216的第二端224通过一组第二接合线226被电连接到引线框202的引线206。例如，第一管芯218可以是MCU管芯。通过使用第一插入器212，第一和第二组接合线222和226的长度比图1所示的传统装置100的一组第一接合线114短。因此，可以避免由于长接合线的引线接合性问题。 在优选实施例中，标识204包括第二管芯附着区域228和第二插入器区域230。第二插入器232在第二插入器区域230上形成。类似于第一插入器212，第二插入器232包括电镀有多个第二导电迹线236的第二绝缘层234。在优选实施例中，第二绝缘层234是玻璃、陶瓷或聚合物基材料。在另一个优选实施例中，第二导电迹线236是由铜电镀工艺形成的铜迹线。在进一步的优选实施例中，银层被电镀在每个第二导电迹线236的上表面上。 第二管芯238附着于第二管芯附着区域22本文档来自技高网...
【技术保护点】
一种半导体装置，包括：引线框，所述引线框具有标识和围绕所述标识的多个引线，其中所述标识包括第一管芯附着区域和插入器区域；以及绝缘层，所述绝缘层电镀有在所述插入器区域上形成的至少一个导电迹线。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：叶嘉琳，区彦敬，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。