一种槽型MOS功率器件制造技术

本发明专利技术属于功率半导体技术领域，特别涉及一种槽型MOS功率器件。本发明专利技术的槽型功率MOS器件具有槽栅结构和槽源结构，不仅保持功率VDMOS可并联产生大电流和元胞尺寸小的特点，而且兼具可集成的优点。在反向耐压状态下，槽栅结构和槽源结构辅助耗尽漂移区，可以显著提高漂移区的掺杂浓度，降低器件导通电阻；在正向导通状态下，漂移区中靠近槽栅结构一侧形成高浓度的多子积累层，进一步降低导通电阻。本发明专利技术尤其适用于槽型MOS功率器件。

【技术实现步骤摘要】

本专利技术属于功率半导体
，特别涉及一种槽型MOS功率器件。
技术介绍
功率MOSFET(Metal Oxide Semiconductor Filed-Effect Transistor)随着耐压的增加需要长的漂移区和低的漂移区掺杂浓度，这使得比导通电阻Ron.sp和耐压BV之间存在Ron.sp∝BV2.3～2.6的关系，即硅极限。因此，随着器件耐压增加，比导通电阻呈指数趋势上升，功耗大大增加。功率VDMOS具有可并联产生大电流和元胞尺寸小的特点，但功率VDMOS的应用中存在不可集成的问题。严重限制了功率VDMOS在功率集成电路中的发展。功率LDMOS(Lateral Double Diffusion Metal Oxide Semiconductor，垂直双扩散金属-氧化物-半导体场效应晶体管)具有易于集成的特点，广泛应用于功率集成电路中。然而，与功率VDMOS相比，功率LDMOS的轻掺杂漂移区长度随击穿电压的升高而增长，导致芯片面积等比例增加，使其具有大的比导通电阻。本文档来自技高网...

【技术保护点】
一种槽型MOS功率器件，包括自下而上依次设置的衬底层(1)、第一导电类型重掺杂半导体源区(8)、第二导电类型半导体体区(3)、第一导电类型半导体漂移区(2)和第一导电类型重掺杂半导体漏区(6)；所述第二导电类型半导体体区(3)的中部设置有第二导电类型重掺杂半导体体接触区(7)；所述第一导电类型重掺杂半导体漏区(6)的上表面接金属化漏极；其特征在于，还包括槽源结构和槽栅结构；所述槽源结构包括介质层(5)和纵向贯穿介质层(5)的金属化源极；所述槽源结构自器件表面延伸入器件内部，且依次贯穿第一导电类型重掺杂半导体漏区(6)、第一导电类型半导体漂移区(2)和第二导电类型重掺杂半导体体接触区(7)，其中...

【技术特征摘要】
1.一种槽型MOS功率器件，包括自下而上依次设置的衬底层(1)、第一导电类型重掺杂
半导体源区(8)、第二导电类型半导体体区(3)、第一导电类型半导体漂移区(2)和第一导
电类型重掺杂半导体漏区(6)；所述第二导电类型半导体体区(3)的中部设置有第二导电类
型重掺杂半导体体接触区(7)；所述第一导电类型重掺杂半导体漏区(6)的上表面接金属化
漏极；其特征在于，还包括槽源结构和槽栅结构；所述槽源结构包括介质层(5)和纵向贯穿
介质层(5)的金属化源极；所述槽源结构自器件表面延伸入器件内部，且依次贯穿第一导电
类型重掺杂半导体漏区(6)、第一导电类型半导体漂移区(2)和第二导电类型重掺杂半导体
体接触区(7)，其中，所述金属化源极的底部与第一导电类型重掺杂半导体源区(8)的上表
面连接，所述介质层(5)的底部位于第二导电类型重掺杂半导体体接触区(7)中；所述槽
栅结构位于器件外围，由栅介质(4)和位于栅介质(4)中的栅导电材料(9)构成；所述栅
介质(4)的底部接衬底层(1)的上表面；所述栅导电材料(9)的上表面接栅电极。
2.根据权利要求1所述的一种槽型MOS功率器件，其特征在于，所述金属化源极的中线
与器件中线重合，器件中线两侧的结构相互对称。
3.根据权利要求1所述的槽型功率MOS器件，其特征在于，所述栅导电材料(9)包
括第一栅导电材料(91)和第二栅导电材料(9...

【专利技术属性】
技术研发人员：罗小蓉，尹超，刘建平，谭桥，张彦辉，田瑞超，吕孟山，马达，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51