【技术实现步骤摘要】
本专利技术涉及半导体领域,尤其涉及一种。
技术介绍
金属氧化物半导体(Metal-Oxide-Semiconductor,简称为M0S)技术已经得到了广泛的应用,例如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称为CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高,以及使集成电路的成本不断降低,CMOS晶体管的特征尺寸在不断缩小。 然而,随着CMOS晶体管的尺寸不断缩小,CMOS晶体管的总功率消耗不断增加。其原因有:一、短沟道效应越来越明显(如漏电流增加);二、难以使电源电压随着CMOS晶体管尺寸的减小而继续减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅(Sub-thresholdSwing)具有约为60毫伏/10X 10_6体积分数(mV/decade)的极限值,使得将晶体管由关状态切换至开状态需要一定的电压改变,CMOS晶体管具有最小电源电压。 由于隧穿场效应晶体管(TunnelingField-Effect Transistor,简称为 TFET)没有短沟道效应的问题,且由于其亚阈值摆幅可小于60mV/deCade,因此隧穿场效应晶体管被认为是CMOS晶体管的继承者。但是,现有隧穿场效应晶体管的工作电流较低、功耗大。 有鉴于此,实有必要提出一种,提高隧穿场效应晶体管的工作电流,并降低其功耗。
技术实现思路
本专利技术解决的问题是现有技术中,隧穿场效应晶体管的工作电流较低、功耗大。 为解决上述问题,本专利技术提 ...
【技术保护点】
一种隧穿场效应晶体管,其特征在于,包括:基底;位于所述基底上的底层鳍部,所述底层鳍部具有第一类型掺杂;位于所述底层鳍部上表面的沟道鳍部,所述沟道鳍部具有第二类型掺杂,第二类型掺杂与第一类型掺杂不同,所述沟道鳍部的电子迁移率大于所述底层鳍部的电子迁移率;横跨所述沟道鳍部的栅极结构;源极,所述源极具有第一类型掺杂;漏极,所述漏极具有第二类型掺杂。
【技术特征摘要】
1.一种隧穿场效应晶体管,其特征在于,包括: 基底; 位于所述基底上的底层鳍部,所述底层鳍部具有第一类型掺杂; 位于所述底层鳍部上表面的沟道鳍部,所述沟道鳍部具有第二类型掺杂,第二类型掺杂与第一类型掺杂不同,所述沟道鳍部的电子迁移率大于所述底层鳍部的电子迁移率; 横跨所述沟道鳍部的栅极结构; 源极,所述源极具有第一类型掺杂; 漏极,所述漏极具有第二类型掺杂。2.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述源极位于所述沟道鳍部内;或者, 所述源极横跨所述沟道鳍部。3.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述漏极位于所述沟道鳍部内;或者, 所述漏极横跨所述沟道鳍部。4.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述沟道鳍部的材料为SiC或者 SiGe。5.如权利要求4所述的隧穿场效应晶体管,其特征在于,所述沟道鳍部的厚度为5_10nmo6.如权利要求1所述的隧穿场效应晶体管,其特征在于,还包括: 源极轻掺杂区,所述源极轻掺杂区位于所述源极下方的底层鳍部内; 漏极轻掺杂区,所述漏极轻掺杂区位于所述漏极下方的底层鳍部内; 所述源极轻掺杂区和所述漏极轻掺杂区具有第二类型掺杂。7.如权利要求1所述的隧穿场效应晶体管,其特征在于,还包括:隔离层, 所述隔离层位于所述底层鳍部两侧的基底上,所述隔离层的厚度小于或等于所述底层鳍部的高度。8.如权利要求1所述的隧穿场效应晶体管,其特征在于,所述第一类型掺杂为η型掺杂,所述第二类型掺杂为P型;或者, 所述第一类型掺杂为P型,所述第二类型掺杂为η型。9.一种隧穿场效应晶体管的形成方法,其特征在于,包括: 提供基底; 在所述基底上形成底层鳍部和位于所述底层鳍部上表面的沟道鳍部,所述沟道鳍部的电子迁移率大于所述底层鳍部的电子迁移率,所述底层鳍部具有第一类型掺杂,所述沟道鳍部具有第二类型掺杂,第一类型掺杂和第二类型掺杂不同; 形成源极和漏极,以及横跨所述沟道鳍部的栅极结构,所述源极具有第一类型掺杂,所述漏极具有第二类型掺杂。10.如权利要求9所述的隧穿场效应晶体管的形成方法,其特征在于,在所述 基底上形成底层鳍部和沟道鳍部的方法包括: 在所述基底上形成具有第一类型掺杂的底层鳍部材料层; 在所述底层鳍部材料层上形成具有第二类型掺杂的沟道鳍部材料层; 图形化所述底层鳍部材料层和沟道鳍部材料层,形成底层鳍部...
【专利技术属性】
技术研发人员:黄新运,曾以志,孙浩,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。