一种反熔丝结构制造技术

本发明专利技术涉及一种反熔丝结构，包括：半导体衬底；栅极结构，位于所述在STI上；接触孔阵列，位于所述STI上，与所述栅极结构并列且间隔设置；所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压。本发明专利技术所述反熔丝结构包括间隔设置的接触孔阵列和栅极结构，所述接触孔阵列和栅极结构形成夹心结构，在施加电压情况下可以将接触孔阵列和栅极结构中间的介质层（即栅的侧墙）击穿，完成对所述反熔丝结构的编程。随着现在制程的不断缩小，栅与接触孔的介质层可以做的越来越薄，所述击穿电压即编程电压可以越来越低，使编程电压变得可控，提高了半导体器件的性能以及良率。

【技术实现步骤摘要】
一种反熔丝结构
本专利技术涉及半导体领域，具体地，本专利技术涉及一种反熔丝结构。
技术介绍
在包括CMOS的集成电路中，通常希望能够永久的存储信息，后者在制造后形成集成电路的永久连接。通常可以选用可熔连接的熔丝或者器件实现所述目的。例如，熔丝也可以用于编程冗余元件，以替代同一失效元件。此外，熔丝可用于存储芯片标识或其他这样的信息，或用于通过调节通路的电阻来调节电路速度。所述熔丝器件中的一类是通过激光编程或烧断的，以在半导体器件被处理和钝化之后断开连接，此类熔丝器件需要激光精确对准熔丝器件上，精度要求很高，不然则会造成相邻器件的损坏；此外，该类熔丝器件不能和许多最新工艺技术一起使用。随着半导体技术的不断发展，反熔丝(Anti-fuse)技术已经吸引了很多专利技术者、IC设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。目前的反熔丝开发集中在三维薄膜结构和特殊的金属间材料。这种反熔丝技术需要在标准CMOS工艺中不可利用的附加的处理步骤，这阻止了反熔丝在典型的VLSI和ASIC设计中的应用，这里，可编程性可以帮助克服不断缩短的器件寿命周期和不断上升的芯片开发成本的问题。因此，在工业上对使用标准CMOS工艺的可靠反熔丝结构存在明显的需要。反熔丝(Anti-fuse)的可编程芯片技术提供了稳定的以及晶体管之间的导电路径，相对于常规的保险丝(blowingfuses)的熔链接方法来说，反熔丝技术通过分裂导电路径打开一个导电电路，反熔丝的通过成长(growing)一个导电通道来关闭电路。现有技术中反熔丝(Anti-fuse)的结构如图1a和1b所示，其中，在所述衬底101上形成金属层102-介电层103-金属层104的夹心结构，其中所述介电层为非结晶硅(amorphoussilicon)，利用所述反熔丝进行栅极数组的程序化，其中如图1a所示，当在所述反熔丝结构上不施加电压时，所述中间介质层处于“关”的状态，此时所述介电层不导电，当在所述熔丝结构上施加电压时，所述介电层非结晶硅(amorphoussilicon)变为多晶硅(polysilicon)，处于导电状态，所述反熔丝处于“开”的状态，如图1b所示，以此进行反熔丝的程序化。现有技术中高密度的反熔丝阵列(high-densityanti-fusearrays)更多的是选用常规CMOS器件中的多晶硅栅极结合位于所述栅极下方的硅氧化物来形成熔丝结构，如图2所示，所述反熔丝结构包括位于衬底上的沟道氧化物层105、浮栅106、氧化物层107以及逻辑多晶硅108(logicpoly)，当所述CMOS器件的逻辑多晶硅108以及沟道氧化物层105、浮栅106、氧化物层107被击穿后，实现所述反熔丝结构的编程。虽然反熔丝技术在半导体技术中得到广泛的发展和应用，但是随着半导体技术的不断发展以及器件尺寸的不断缩小，现有技术中各种反熔丝结构中熔丝的熔断和击穿电压都不断地缩小，使器件变得不够稳定，因此，需要对常规的反熔丝结构进行改进，以提高熔丝结构的熔断、击穿电压，提高器件的性能。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种反熔丝结构，包括：半导体衬底，所述半导体衬底中形成有隔离结构；栅极结构，位于所述隔离结构上；接触孔阵列，位于所述隔离结构上，与所述栅极结构并列且间隔设置；所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压。作为优选，所述反熔丝结构包括间隔设置的栅极结构-接触孔阵列-栅极结构。作为优选，所述反熔丝结构包括间隔设置的接触孔阵列-栅极结构-接触孔阵列。作为优选，所述栅极结构和所述接触孔阵列之间的间隔为20-200nm。作为优选，所述隔离结构为浅沟槽隔离，所述栅极结构和所述接触孔阵列直接设置于所述浅沟槽隔离上。作为优选，所述接触孔阵列包括沿栅极方向设置的多个接触孔，以及位于所述接触孔上方连接所述多个接触孔的金属层。作为优选，所述接触孔为方形。作为优选，所述接触孔为长方形。作为优选，所述接触孔的边长≥100nm。作为优选，所述栅极结构为多晶硅栅极结构或金属栅极结构。作为优选，所述多晶硅栅极为N+或P+的多晶硅栅极。作为优选，所述栅极结构的宽度≥100nm。作为优选，所述反熔丝结构完成编程后的漏电流为10-10000μA。本专利技术所述反熔丝结构包括间隔设置的接触孔阵列和栅极结构，所述接触孔阵列和栅极结构形成夹心结构，在施加电压情况下可以将接触孔阵列和栅极结构中间的介质层(即栅极结构的侧墙)击穿，完成对所述反熔丝结构的编程。随着现在制程的不断缩小，栅极结构与接触孔的介质层可以做的越来越薄，所述击穿电压即编程电压可以越来越低，在本专利技术中所述反熔丝结构的编程电压也可以通过所述接触孔阵列和所述栅极结构之间的距离进行调整，以控制所述反熔丝结构的击穿电压，解决了现有技术中随着半导体器件尺寸的不断减小，造成编程电压过小的问题，使编程电压变得可控，更加方便，提高了半导体器件的性能以及良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1b为现有技术中反熔丝结构处于关和开状态时的结构示意图；图2为现有技术中栅极反熔丝结构的结构示意图；图3a-3d为本专利技术中具体实施方式中反熔丝结构的结构示意图；图4为制备本专利技术中具体实施方式中反熔丝结构击穿电流示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述反熔丝结构。显然，本专利技术的施行并不限于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。现在，将参照附图更详细地描述根据本专利技术的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本本文档来自技高网...

【技术保护点】
一种反熔丝结构，包括：半导体衬底，所述半导体衬底中形成有隔离结构；栅极结构，位于所述隔离结构上；接触孔阵列，位于所述隔离结构上，与所述栅极结构并列且间隔设置；所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压。

【技术特征摘要】
1.一种反熔丝结构，包括：半导体衬底，所述半导体衬底中形成有隔离结构；栅极结构，位于所述隔离结构上；接触孔阵列，位于所述隔离结构上，与所述栅极结构并列且间隔设置；所述反熔丝结构为由所述栅极结构和所述接触孔阵列形成的夹心结构，所述夹心结构的外侧接地或者电源负极，在所述夹心结构中间施加编程电压，在施加所述编程电压时将所述接触孔阵列和所述栅极结构中间的介质层击穿，完成对所述反熔丝结构的编程。2.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构包括间隔设置的栅极结构-接触孔阵列-栅极结构。3.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构包括间隔设置的接触孔阵列-栅极结构-接触孔阵列。4.根据权利要求1所述的反熔丝结构，其特征在于，所述栅极结构和所述接触孔阵列之间的间隔为20-200nm。5.根据权利要求1所述的反熔丝结构，其特征在于，所述隔离结构为浅沟槽隔离，所...

【专利技术属性】
技术研发人员：冯军宏，甘正浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31