阵列基板及其制作方法技术

本发明专利技术提供一种阵列基板及其制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，所述阵列基板的制作方法包括：形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；对所述源漏件进行刻蚀，以形成源极和漏极；断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；形成多个短路条中除所述第一短路条之外的短路条；利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。本发明专利技术能够减少阵列基板制作过程中静电击穿的发生。

【技术实现步骤摘要】
阵列基板及其制作方法
本专利技术涉及显示
，具体涉及一种阵列基板及其制作方法。
技术介绍
在薄膜晶体管显示器的阵列基板的制作过程中，由于信号输入、检测精度及成本控制的原因，数据线通常分为不同的组，每组数据线对应不同的短路条(shortingbar)，每个短路条用于向相应的数据线组传输信号，从而以对每条数据线进行检测。当数据线分为奇数数据线组和偶数数据线组时，如图1所示，奇数数据线组1可以直接与第一短路条L1相连，偶数数据线组2可以通过过孔和连接件3与第二短路条L2相连。其中，第一短路条L1与数据线同层设置，第二短路条L2与栅线同层设置。在利用4Mask工艺制作阵列基板的过程中，如进行沟道灰化工艺时，奇数数据线组1中某一条数据线上产生较多的电荷时，可以通过第一短路条L1分散至其他数据线上，而此时偶数数据线组2与第二短路条L2之间还未形成过孔和连接件3，因此，偶数数据线组2的各条数据线的之间相互独立，当某一条偶数数据线上积累较多的电荷时，容易发生静电击穿，从而影响产品质量。
技术实现思路
本专利技术的目的在于提供一种阵列基板及其制作方法，以减少阵列基板制作过程中产生的静电击穿现象，从而提高阵列基板的质量。为了实现上述目的，本专利技术提供一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，所述阵列基板的制作方法包括：形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；对所述源漏件进行刻蚀，以形成源极和漏极；断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；形成多个短路条中除所述第一短路条之外的短路条；利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。优选地，形成多个短路条中除所述第一短路条之外的短路条的步骤与形成包括源漏件、多个数据线组和第一短路条的图形的步骤同时进行。优选地，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。优选地，所述制作方法还包括与形成多个短路条中除所述第一短路条之外的短路条的步骤同步进行的：形成包括栅极和栅线的图形。优选地，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。优选地，利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接的步骤包括：形成钝化层；在钝化层上形成多组过孔，每组过孔包括第一过孔和第二过孔，所述第一过孔用于将不与所述第一短路条对应的数据线组露出，所述第二过孔用于将与同一组的第一过孔露出的数据线组对应的短路条露出；在所述钝化层上形成包括多个连接件的图形，每个所述连接件通过一组过孔连接不与所述第一短路条对应的数据线组和各自对应的短路条。优选地，所述制作方法还包括：形成透明电极；其中，在所述钝化层上形成包括多个连接件的图形的步骤与所述形成透明电极的步骤同步进行。优选地，对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤同步进行。优选地，形成包括源漏件、多个数据线组和第一短路条的图形的步骤包括：形成数据线金属层；在数据线金属层上形成光刻胶层；利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得光刻胶层形成中间图形，所述中间图形包括未曝光光刻胶和半曝光光刻胶，所述半色调掩膜板包括透光区、半透光区和不透光区，透光区对应于数据线组、源漏件、第一短路条，半透光区对应于不与所述第一短路条对应的数据线组的断开区域，不透光区对应于所述数据线金属层上需要被刻蚀掉的部分；以所述中间图形为掩膜，对所述数据线金属层进行一次刻蚀，形成包括源漏件、多个数据线组和第一短路条的图形；同步进行的对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤包括：对所述中间图形进行灰化，以去除所述半曝光光刻胶；以灰化后的图形作为掩膜对所述数据线金属层进行二次刻蚀，形成源极和漏极，并且断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接。相应地，本专利技术还提供一种阵列基板，所述阵列基板由本专利技术所提供的上述制作方法制成。在本专利技术中，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构，因此某条数据线上累积较多的静电时，电荷将通过短路条释放至其他数据线上，从而减少了静电击穿现象的发生；当将其中一部分数据线组的数据线与第一短路条断开后，断开的数据线与相应的短路条之间通过连接件相连，因此，本专利技术的制作方法中，在形成源漏和漏极之前，各个数据线组中的每条数据线之间始终是相互连通的，因而，形成源极和漏极的工艺过程中产生的静电电荷可以在多条数据线之间转移，从而减少静电击穿现象的发生，进而提高产品质量。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1是现有技术中阵列基板上数据线和短路条的结构示意图；图2是本专利技术提供的第一种实施方式中形成多条数据线和短路条的俯视图；图3是图2中的AA剖视图；图4是本专利技术提供的第一种实施方式中形成第一过孔、第二过孔和连接件后的俯视图；图5是图4中的BB剖视图；图6是本专利技术提供的第二种实施方式中形成多条数据线和短路条的俯视图；图7是图6的CC剖视图；图8是本专利技术提供的第二种实施方式中形成第一过孔、第二过孔和连接件后的俯视图；图9是图8的DD剖视图；图10是本专利技术提供的优选实施方式中形成多条数据线和短路条的俯视图；图11是本专利技术提供的优选实施方式中形成第一过孔、第二过孔和连接件后的示意图。其中，附图标记为：1、奇数数据线组；2、偶数数据线组；3、连接件；4、数据线金属层；5、光刻胶层；6、钝化层；7、第一过孔；8、第二过孔；9、复合层；L1、第一短路条；L2、第二短路条；S、断开区域。具体实施方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。作为本专利技术的一方面，提供一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，所述阵列基板的制作方法包括：形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；对所述源漏件进行刻蚀，以形成源极和漏极；断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；形成多个短路条中除所述第一短路条之外的短路条；利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。需要说明的是，上述步骤中，断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤不早于对所述源漏件进行刻蚀的步骤。通常，在阵列基板的显示区形成多个薄膜晶体管和多条数据线，为了对数据线进行测试，可以在非显示区形成多个短路条，相应地，将数据线分为多组，上文中所述的“对应”即指在测试时，每个数据线组与一个短路条对应相连，每个短路条为数据线组提供测试信号。例如，可以形成两个短路条，该两个短路条分别与排列顺序为奇数的奇数数据线和排列顺序为偶数的偶数数据线相连；或者形成三个短路条，该三个短路条分别与红色像素单元数本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，其特征在于，所述阵列基板的制作方法包括：形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；对所述源漏件进行刻蚀，以形成源极和漏极；断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；形成多个短路条中除所述第一短路条之外的短路条；利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。

【技术特征摘要】
1.一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，其特征在于，所述阵列基板的制作方法包括：形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；对所述源漏件进行刻蚀，以形成源极和漏极；断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；形成多个短路条中除所述第一短路条之外的短路条；利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接；其中，断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤不早于对所述源漏件进行刻蚀的步骤。2.根据权利要求1所述的阵列基板的制作方法，其特征在于，形成多个短路条中除所述第一短路条之外的短路条的步骤与形成包括源漏件、多个数据线组和第一短路条的图形的步骤同时进行。3.根据权利要求2所述的阵列基板的制作方法，其特征在于，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法还包括与形成多个短路条中除所述第一短路条之外的短路条的步骤同步进行的：形成包括栅极和栅线的图形。5.根据权利要求4所述的阵列基板的制作方法，其特征在于，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。6.根据权利要求1至5中任意一项所述的阵列基板的制作方法，其特征在于，利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接的步骤包括：形成钝化层；在钝化层上形成多组过孔，每组过孔包括第一过孔和第二过孔，所述第一过孔用于将不与所述第一短路条对...

【专利技术属性】
技术研发人员：徐大林，郑载润，王世凯，李根范，张福刚，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34