【技术实现步骤摘要】
一种提高像素单元中积分电容容值的版图设计方法
本专利技术涉及集成电路版图设计领域,尤其涉及一种像素单元中积分电容的版图设计方法。
技术介绍
在由探测器阵列和读出电路芯片组成的光成像系统中,探测器阵列产生的光电流直接注入到读出电路像素单元的电容中进行存储、积分,以便进行后续的信号放大、处理和读出,该积分电容的大小决定了输出信号的动态范围,为了得到大的动态范围,要求积分电容很大,但是受硅材料、工艺和像元面积的限制,积分电容一般很难做得很大,增加电容的方法主要通过增加像元面积的形式,但是会随之增加芯片的面积,从而降低了单位面积的像素阵列个数,降低了电路的分辨率。
技术实现思路
针对上述问题,本专利技术提出了一种像素单元中积分电容版图设计方法,以达到提高像素单元中积分电容,满足电路的要求。为解决上述技术问题,本专利技术提供一种提高像素单元中积分电容容值的版图设计方法,其特征是,包括以下步骤:1)初步布局像素单元:确定像素单元的大小,将其分成9个区域,确定信号线、电源地线、与探测器互连点在9个区域的位置;确定像元电路里有源器件的位置;在像元里所有空置或与其它器件、连线不相关的地方设计成积分电容;2)4×4像元阵列的版图:调用初步布局的像素单元版图,组成4×4中心对称的像元阵列版图,调整相邻像素单元的共用部分靠边放置便于共用,减少有源器件、连线在单个像素单元所占的面积,尽可能增加积分电容的面积,计算积分电容的面积;3)积分电容计算:根据工艺条件,将多个积分电容堆叠在一起,形成并联关系,计算各自的电容,相加后得到版图设计电容值C5;4)版图设计电容与电路设计电容比较:将电路 ...
【技术保护点】
一种提高像素单元中积分电容容值的版图设计方法,其特征是,包括以下步骤:1)初步布局像素单元:确定像素单元的大小,将其分成9个区域,确定信号线、电源地线、与探测器互连点在9个区域的位置;确定像元电路里有源器件的位置;在像元里所有空置或与其它器件、连线不相关的地方设计成积分电容;2)4×4像元阵列的版图:调用初步布局的像素单元版图,组成4×4中心对称的像元阵列版图,调整相邻像素单元的共用部分靠边放置,减少有源器件、连线在单个像素单元所占的面积,尽可能增加积分电容的面积,计算积分电容的面积;3)积分电容计算:将多个积分电容堆叠在一起,形成并联关系,得到版图设计电容值C5;4)版图设计电容与电路设计电容比较:将电路设计要求的电容值C6和版图设计电容值C5进行比较;如果C5≥C6,进行第5步骤设计;如果C5<C6,需要根据版图设计的最大电容值对电路进行调整,根据调整的电路重新进行步骤1)、2)、3)的设计计算;5)最终的像元版图:按照最终确定的积分电容结构和像元布局详细布线,将4×4像元阵列的版图作为新的像素单元基准。
【技术特征摘要】
1.一种提高像素单元中积分电容容值的版图设计方法,其特征是,包括以下步骤:1)初步布局像素单元:确定像素单元的大小,将其分成9个区域,确定信号线、电源地线、与探测器互连点在9个区域的位置;确定像元电路里有源器件的位置;在像素单元里所有空置或与其它器件、连线不相关的地方设计成积分电容;2)4×4像素单元阵列的版图:调用初步布局的像素单元版图,组成4×4中心对称的像素单元阵列版图,调整相邻像素单元的共用部分靠边放置,减少有源器件、连线在单个像素单元所占的面积,尽可能增加积分电容的面积,计算积分电容的面积;3)积分电容计算:将多个积分电容堆叠在一起,形成并联关系,得到版图设计电容值C5;4)版图设计电容与电路设计电容比较:将电路设计要求的电容值C6和版图设计电容值C5进行比较;如果C5≥C6,进行第5步骤设计;如果C5<C6,需要根据版图设计的最大电容值对电路进行调整,根据调整的电路重新进行步骤1)、2)、3)的设计计算;5)最终的像素单元版图:按照最终确定的积分电容结构和像素单元布局详细布线,将4×4像素单元阵列的版图作为新的像素单元基...
【专利技术属性】
技术研发人员:吕江萍,邹继鑫,刘庆飞,
申请(专利权)人:中国兵器工业集团第二一四研究所苏州研发中心,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。