一种采样保持功能的开关电容积分器制造技术

本发明专利技术涉及一种开关电容积分器结构，具体涉及一种采样保持功能的开关电容积分器。一种采样保持功能的开关电容积分器，由CMOS开关、电容C1、C2和运算放大器OP构成。本发明专利技术的技术效果在于：该电路采用两相非交叠时钟控制，由增益提高技术的折叠式共源共栅放大器实现，信号的输出状态由当前采样值和前次保持值共同决定。

【技术实现步骤摘要】
一种采样保持功能的开关电容积分器
本专利技术涉及一种开关电容积分器结构，具体涉及一种采样保持功能的开关电容积分器。
技术介绍
随着高速信号处理应用的迅速发展，采样保持(S/Η)电路的需求日益增强。尤其在A/D转换器前端的架构中，采样保持电路的转换精度成为限制整个系统性能的瓶颈。因此，高性能的采样保持电路设计非常有必要。
技术实现思路
本专利技术旨在提出采样保持功能的开关电容积分器。 一种采样保持功能的开关电容积分器，由CMOS开关、电容Cp C2和运算放大器OP构成。 优选地，运算放大器OP为折叠式共源共栅放大器。 本专利技术的技术效果在于:该电路采用两相非交叠时钟控制，由增益提高技术的折叠式共源共栅放大器实现，信号的输出状态由当前采样值和前次保持值共同决定。 【附图说明】 图1为本专利技术采样保持功能的开关电容积分器电路图。 图2为运算放大器电路图。 【具体实施方式】 一种采样保持功能的开关电容积分器，由CMOS开关、电容Cp C2和运算放大器OP构成。其中Vref为外部提供基准电压，clkl和Clk2为两相非交叠时钟，用于控制开关的闭合与断开，clkl比clkld提前闭合，clk2比clk2d提前闭合.当clkl和clkld均闭合，clk2、clk2d断开时，电路处于采样模式，输入Vin对采样电容Cl进行充电，在clkl断开的瞬间，完成下极板采样，输入信号保存于Cl的下极板积累的电荷中；当clk2和clk2d均闭合，clkl、clkld断开时，电路进入积分模式。 断开时，电路进入积分模式，根据米样相和积分相的电荷守恒，假设米样时输入值为￥化、￥1?，输出值为￥011、￥0?，前次输出值为1^ οη> Ψ op，积分相时采样电容Cl 的右极板电压为Vota，则有: (Vm-Vjgi) Cl + (Ψ ■ ―!域)CZ = CV011-Vota).CC1+C2) ； (1) Ul) Cl + VT op -VKf) C2 = CVon-VoTA).(C1+C2) ■’ (2)。 由式⑴减去式(2)，得: v —.......-L:..............V.....,!-1.....1、.........1.;: 「CH::(3); 从式(3)可知，该米样保持积分器电路的输出状态与前次输出状态和本次输入状态有关，其值由前采样值和前次保持值按一定比例共同决定。 其传输函数为: ' u'..1,..- --1 _*, t'.....,-..*.UU/ I— ;(4)i将式(I)与式(2)相加除2，得: , _ id‘ _...............L1..............._ 2ij—ι..:? ?:(*、 V ~.........—...........15 ) * ,r A*.1 ■*-*.从-J| 由式(5)可知，积分电路中的运算放大器OP必须能处理较大的输入共模电平。 综合可知，输出稳定后运放的输入端将“虚地”，采样电容Cl上的部分电荷在电荷转移周期内将转移到电容C2上，同一时刻，Cl电容也进行了翻转。此时，电容Cl和C2可充当保持电容，信号的输出值在前次保持值的基础上不断进行累积，随输入信号值不断变化。相比前两种S/Η电路，该结构的两个电容匹配度可适当降低，带宽可适当减小，通过充分利用C1、C2两个电容,大信号建立时间也可适当缩短。 图2为运放OP的主运算放大器，Vbl?Vb5由外部提供偏置电压，Vin、Vip为运放输入端，VmJtjp为运放输出端，该电路结构为增益提高技术的折叠式共源共栅放大器，可提供较大的增益和带宽，自补偿结构的采用，使主极点位于输出节点，其他节点电容较小，避免了密勒补偿电容，提高了系统反应速度。此外，折叠式的共源共栅放大器的输出摆幅也较大，满足了输入共模范围的要求，且可以在低电源电压下工作。本文档来自技高网...

【技术保护点】
一种采样保持功能的开关电容积分器，其特征在于：由CMOS 开关、电容C1、C2和运算放大器OP构成。

【技术特征摘要】
1.一种采样保持功能的开关电容积分器，其特征在于:由CMOS开关、电容Cp C2和运算放大器OP构成...

【专利技术属性】
技术研发人员：王耀斌，
申请(专利权)人：陕西高新实业有限公司，
类型：发明
国别省市：陕西;61