一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构的制造方法，其特征在于，该方法包括：a）提供半导体衬底，所述衬底上有绝缘层，在所述绝缘层上有单原子层或双原子层硅沟道层；b）对所述的单原子层或双原子层硅沟道层进行图形化，形成各个场效应晶体管对应的沟道区；c）在所述沟道层边缘处和绝缘层上形成源/漏区；d）在所述沟道层上形成栅介质和栅极。相应地，本发明专利技术还提供了一种半导体结构。本发明专利技术中，采用单原子层硅或双原子层硅作为场效应晶体管的沟道材料，可以利用单原子层或双原子层硅的量子限制效应，改变其能带结构，设计出新型的纳米电子器件。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种半导体结构的制造方法，其特征在于，该方法包括：a）提供半导体衬底，所述衬底上有绝缘层，在所述绝缘层上有单原子层或双原子层硅沟道层；b）对所述的单原子层或双原子层硅沟道层进行图形化，形成各个场效应晶体管对应的沟道区；c）在所述沟道层边缘处和绝缘层上形成源/漏区；d）在所述沟道层上形成栅介质和栅极。相应地，本专利技术还提供了一种半导体结构。本专利技术中，采用单原子层硅或双原子层硅作为场效应晶体管的沟道材料，可以利用单原子层或双原子层硅的量子限制效应，改变其能带结构，设计出新型的纳米电子器件。【专利说明】
本专利技术涉及半导体结构的制造领域，尤其涉及。
技术介绍
随着传统硅基晶体管的尺寸逐渐微型化到分子尺度，在纳米级的输运结方面已经进行了大量的研究工作，期望能够对单个或几个有机分子的电学性质进行表征。在纳米电子和分子电子学领域的最终目标是获得单分子或单原子晶体管。原则上，单分子尺度的晶体管器件能够克服半导体材料的低载流子浓度缺陷，而表现出很好的场效应晶体管性质。为实现这一终极目标，至关重要的是制备新材料、研制新型器件结构及为获得高载流子迁移率和高栅效率而进行的参数优化新方法。目前，石墨烯由于其独特的性质及维度，已被广泛用于先进CMOS器件的研究中，用作沟道层、源/漏区接触以及栅电极的接触材料。 日本国家高级工业科技研究院的Tetsuya Morishita等人在文献“Format1nof single-and double-layer silicon in slit pores，， (Physical review B77,081401R2008)中采用淬火冷却液态硅的方法获得在纳米狭孔中获得了准二维的硅纳米片晶，即单原子层或双原子层的硅纳米片。不同于体硅晶体的金刚石立方结构，单原子层硅呈现与石墨烯类似的平面六角形结构，双原子层硅形成六方金刚石结构。单原子层硅/双原子层硅具有类似石墨烯的物理及电学特性，其在场效应晶体管中的研究还鲜有报道。
技术实现思路
本专利技术的目的在于提供一种半导体结构的制造方法，采用单原子层或双原子层硅作为场效应晶体管的沟道层，制作新型的纳米场效应器件。 为了解决上述技术问题，本专利技术提供了一种制造半导体结构的方法，该方法包括: a)提供半导体衬底，所述衬底上有绝缘层，在所述绝缘层上有单原子层或双原子层硅沟道层； b)对所述的单原子层或双原子层硅沟道层进行图形化，形成各个场效应晶体管对应的沟道区； c)在所述沟道层边缘处和绝缘层上形成源/漏区； d)在所述沟道层上形成栅介质和栅极。 相应地，本专利技术还提供了一种半导体结构，该半导体结构包括衬底、绝缘层、沟道层、源/漏区、栅介质和栅极，其中: 所述绝缘层位于所述衬底之上； 所述沟道层位于所述绝缘层之上，并在边缘处与所述源/漏区相接； 所述沟道层的材料为单原子层硅或双原子层硅； 所述栅介质位于所述沟道层之上，所述栅极位于所述栅介质之上。 采用本专利技术提供的半导体结构及其制造方法，可以得到一种新型的纳米级场效应晶体管器件，可以在纳米级实现宏观场效应晶体管器件的所有功能，如闻迁移率和闻开关t匕，大大缩小了器件的尺寸。由于器件中的沟道层为单原子层或双原子层硅，可以与现有的硅基半导体加工工艺技术很好的兼容。 【专利附图】【附图说明】 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显: 图1是根据本专利技术的半导体结构的制造方法的【具体实施方式】的流程图； 图2至图5是根据图1示出的方法制造半导体结构过程中该半导体结构在各个制造阶段的剖视结构示意图； 附图中相同或相似的附图标记代表相同或相似的部件。 【具体实施方式】 为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施例作详细描述。 下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。 下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。 下面首先对本专利技术提供的半导体结构进行概述，请参考图5，示出了根据本专利技术的一个实施例的半导体结构。该半导体结构包括衬底100、绝缘层110、沟道层200、源/漏区300、栅介质400和栅极410，其中: 所述绝缘层110位于所述衬底100之上； 所述沟道层200位于所述绝缘层110之上，并在边缘处与所述源/漏区300相接； 所述沟道层的材料为单原子层硅或双原子层硅； 所述栅介质400位于所述沟道层200之上所述栅极410位于所述栅介质400之上。 下文对该半导体结构的一种制造方法进行阐述。 请参考图1，该方法包括: 步骤S100，提供半导体衬底100，所述半导体衬底上有一层绝缘层110，在所述绝缘层I1上形成有一层单原子层硅或双原子层硅构成的沟道层200 ； 步骤S101，对所述单原子层硅或双原子层硅的沟道层200进行图形化，形成各个场效应晶体管对应的沟道区； 步骤S102，在所述沟道层200边缘处和衬底绝缘层110上形成源/漏区300 ； 步骤S103，在所述沟道层200上形成栅介质400和栅极410 ； 下面结合图2至图5对步骤SlOO至步骤S103进行说明。需要说明的是，本专利技术各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。 参考图2，执行步骤S100，所示为半导体衬底100，并在衬底上有绝缘层110，以及在绝缘层I1之上形成单原子层或双原子层硅构成的沟道层200。 在本实施例中，所述半导体衬底100可以为绝缘体上硅(SOI)，SOI片中的埋氧层即为绝缘层110，通过减薄技术如化学机械抛光或是刻蚀技术将SOI衬底100的器件层硅减薄到只剩I?2个硅原子层厚度，形成单原子层或双原子层硅沟道层200。 在其他实施例中，衬底100也可以是普通的硅衬底(例如晶片)，包括体硅硅片和SOI硅片。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。衬底100还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100的厚度可以是但不限于约几百微米，例如可以在400μπι-800μπι的厚度范围内。绝缘层110可以包括氧化硅、氮化硅、氮氧化硅、碳化硅或其本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，该方法包括：a）提供半导体衬底（100），所述衬底（100）上有绝缘层（110），在所述绝缘层（110）上具有由单原子层或双原子层硅构成的沟道层（200）；b）对所述的单原子层或双原子层硅的沟道层（200）进行图形化，形成各个场效应晶体管对应的沟道区；c）在所述沟道层边缘处（200）和绝缘层（110）上形成源/漏区（300）；d）在所述沟道层（200）上形成栅介质（400）和栅极（410）。

【技术特征摘要】

【专利技术属性】
技术研发人员：钟汇才，梁擎擎，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11