用在HK/MG程序流程的P型半导体装置制造方法及图纸

本揭露涉及用在HK/MG程序流程的P型半导体装置，提供在半导体衬底内具有第一PMOS主动区及第二PMOS主动区的半导体装置结构。硅锗信道层仅形成在第二PMOS主动区上方。栅极电极形成在第一与第二PMOS主动区上方，其中第二PMOS主动区上方的栅极电极形成在硅锗信道上方。

【技术实现步骤摘要】

本揭露是关于P型半导体装置用的HK/MG程序流程，更尤指使用信道硅锗调协各类PMOS装置功函数的HK/MG程序流程。
技术介绍
现今集成电路大多数是使用多个亦称为金属氧化物半导体场效晶体管(MOSFETS)或简称MOS晶体管的互连场效晶体管(FETS)予以实现。一般而言，现今集成电路是通过形成在具有给定表面区的芯片之上的数百万个MOS晶体管予以实现。在MOS晶体管中，流经MOS晶体管源极与漏极之间所形成信道的电流是经由通常布置在信道上方的栅极予以控制，与所斟酌的是否为PMOS晶体管或NMOS晶体管无关。为了控制MOS晶体管，对栅极的栅极电极施加电压，以及当施加的电压大于阈值电压时，流经信道的电流被感应。因此，阈值电压表示MOS晶体管的切换特性，MOS晶体管的效能关键地取决于阈值电压如何精确的实现。在晶体管制造期间将阈值电压调整至特定值为高度尖端的工作，因为阈值电压取决于以非平凡方式上如大小、材料等各种晶体管特性。得轻易查知的是，有必要在制造程序期间进一步调协与调整，取决于待运用晶体管的特定应用，以特定阈值等级界定阈值电压。然而，制造MOS晶体管时用到的任何处理程序都应该避免诱发不理想的阈值电压变异。基本上，目前提供更轻巧且功能性电子装置的技术要求半导体装置具有在不同的阈值电压级别精确地调整阈值电压。因此，斟酌的是具有装置类型（亦称特点）不同的装置，如低阈值电压(LVT)装置、正常阈值电压(RVT)装置、高阈值电压(HVT)装置、以及超高阈值电压(SHVT)装置。本文中，HVT装置的阈值电压等级大于RVT装置的阈值电压大约80毫伏(mV)。SHVT装置相对于RVT装置在阈值电压等级上甚至显示有范围约140至160毫伏的差值。传统上，复杂的IC结构可具有大量LVT装置、RVT装置、HVT装置及SHVT装置，而一种类型的装置的阈值电压不应该显示相对于理想值的不可接受的变异。因此，所作的努力是针对调协、调整或甚至补偿阈值电压的差异以及最小化制造期间的多余变异。传统上，调协阈值电压用的一些措施含括进行分别适用在各半导体装置类型的注入程序，以适度设定所需阈值电压至理想值。例如，按照习知进行光晕注入程序，用在制造如MOS晶体管之类具有短信道（例如，信道长度小于50奈米(nm)）的现代半导体装置时调整阈值电压。本文中，从而形成的光晕区朝信道包围各晶体管的源极与漏极扩展区。基本上，光晕区为掺有导电性类型类似主动区周围所呈现般的掺杂物的区域，因此，关于源极与漏极掺杂表示反掺杂区。然而，光晕区中的掺杂物浓度比周围主动区高。目前，光晕区表示用在降低分别出现在小栅极长度尺度及短信道长度尺度的所谓短信道效应的习知措施。显而易见的是，随着越过单一半导体晶圆的不同区域中或许形成各种装置类型或特点的装置，各区域变得有必要个别调协以便最小化多余变异。结果是复杂的处理流程，甚至造成因包含新程序而为越过晶圆之阈值电压带来高到不可接受之变异的风险，下面的说明将更清楚。如上所述，阈值电压取决于许多不同因素，其中的晶体管功函数为重要特性。例如，在PMOS装置中，功函数的调协含括在晶体管信道区上方形成硅锗材料薄信道。通常称为硅锗信道(cSiGe)之硅锗材料的信道按照习知是布置在半导体衬底内的信道区与半导体衬底上方所形成的栅极电极之间。一般而言，cSiGe具有范围由80至100埃的厚度。重要的是要注意cSiGe的厚度对各别PMOS晶体管的阈值电压具有显著影响，以及cSiGe的任何变异都诱发阈值电压变异。因此，所证实的是，控制MOS晶体管阈值电压是错综复杂的工作，当其在应用在具有不同等级的阈值电压的不同类MOS晶体管装置时变得更复杂。考量如下所述时更为复杂：根据习知的程序流程，各装置是曝露在各个注入程序，如上所述的光晕注入程序。然而，各装置类型都必需曝露在不同注入程序，以对各单一装置类型适度设定阈值电压，以便取决于所需特点或类型实现各种不同等级的阈值电压。亦即，需要各种不同注入程序，其中各注入程序都含括其专用掩模图样以供可靠地掺杂专用装置区，从而将阈值电压调协至理想等级。随着所需注入剂量是用在补偿阈值电压的多余差异，取决于装置类型，按照习知，所增加的光晕注入剂量是用在HVT及SHVT装置的案例。另一方面，高注入剂量提供效能衰减的问题，这是不可接受的，尤其是对先进半导体装置而言。例如，注入程序增加的数量含括额外掩模及移除程序增加的数量，这带来进一步以失控方式变动阈值电压的风险。上面概述的问题将参照图1予以描述，其描述HVT及SHVT类半导体装置的效能如何相对于RVT及LVT装置降低。已知此现象的原因为HVT及SHVT装置相较于RVT及LVT装置的极高光晕注入剂量。曝露在高注入剂量的掩模图样在遭受掩模移除程序时，显示比曝露在具有中或低注入剂量的注入程序的掩模图样还大的电阻。亦即，移除曝露的掩模图样可能会留下掩模残留物，并且因而影响后续处理或可能会破坏已形成的结构。图1描述装置导通状态时的漏极电流（纵坐标上所示的IDS）与装置闭断时的漏极电流（横坐标上所示的IOFF）之间的关系，其常称为通用曲线并且是由本案专利技术人所得到。本文中，测量点是以三角形表示。图1中参考SHVT所标示的区域表示以SHVT样本装置进行的测量。图1中参考HVT所标示的区域表示以HVT样本装置进行的测量。图1中参考RVT所标示的区域表示以RVT样本装置进行的测量。图1中参考LVT所标示的区域表示以LVT样本装置进行的测量。如图1所示，比较LVT、RVT、HVT及SHVT区域，导通状态下的漏极电流是降低。尤其是，SHVT及HVT区域相较于RVT及LVT区域在导通状态下显示较低的漏极电流。鉴于上面说明，希望提供PMOS半导体装置结构用的改良型HK/MG程序流程及PMOS装置结构，使得至少一些前述衰减效应在未避免的情况下得以降低。
技术实现思路
下文介绍简化的
技术实现思路
，用以对本专利技术的若干态样有基本的了解。本
技术实现思路
不是本专利技术的详尽概观。其目的不在于识别本专利技术的主要或关键组件，或叙述本专利技术的范畴。其唯一目的在于以简化形式介绍若干概念，作为下文所述更详细说明的引言。根据本揭露的第一态样，提供形成半导体装置结构的方法。在一些描述性具体实施例中，本方法包括在半导体衬底中提供第一PMOS主动区和第二PMOS主动区，在第一PMOS主动区上方形成第本文档来自技高网...

【技术保护点】
一种形成半导体装置结构的方法，其包含：在半导体衬底中提供第一PMOS主动区及第二PMOS主动区；在该第一PMOS主动区上方形成第一掩模图样；根据该第一掩模图样在该第二PMOS主动区上方形成硅锗层；移除该第一掩模图样；以及在该第一与第二PMOS主动区上方形成栅极电极结构。

【技术特征摘要】
2013.03.14 US 61/783,413;2014.02.07 US 14/175,2881.一种形成半导体装置结构的方法，其包含：
在半导体衬底中提供第一PMOS主动区及第二PMOS主动区；
在该第一PMOS主动区上方形成第一掩模图样；
根据该第一掩模图样在该第二PMOS主动区上方形成硅锗层；
移除该第一掩模图样；以及
在该第一与第二PMOS主动区上方形成栅极电极结构。
2.如权利要求1所述的方法，其更包含进行一或多道注入程序以
将掺杂物注入到该第一PMOS主动区内，其中注入到该第一PMOS主动
区内的该掺杂物由第3族元素组成。
3.如权利要求2所述的方法，其中硼是注入到该第一PMOS主动区
内的唯一掺杂物。
4.如权利要求1所述的方法，其更包含进行一或多道注入程序以
将掺杂物注入到该第一PMOS主动区内，其中该掺杂物是沿着实质垂直
在该第一PMOS主动区曝露表面的方向予以注入。
5.如权利要求1所述的方法，其更包含：
在该栅极电极结构形成后，在该第一PMOS主动区上方形成第二掩
模图样；
进行具有第一光晕注入剂量的第一注入程序以在该第二PMOS主动
区中形成光晕区；以及
移除该第二掩模图样。
6.如权利要求5所述的方法，其更包含：
在该第二PMOS主动区上方形成第三掩模图样；以及
进行具有第二光晕注入剂量的第二注入程序以在该第一PMOS主动
区中形成轻度掺杂的光晕区，该第二光晕注入剂量实质小于该第一光

\t晕注入剂量。
7.如权利要求6所述的方法，其中该第二光晕注入剂量实质小于
每平方公分3.3E13个原子。
8.一种形成半导体装置结构的方法，其包含：
提供具有第一PMOS主动区与第二PMOS主动区的半导体衬底，其
中仅该第二主动区具有形成在其上的硅锗层；
在该第一PMOS主动区之上形成第一PMOS装置，该第一PMOS装置
包含第一栅极电极结构；
在该第二PMOS主动区上方形成第二PMOS装置，该第二PMOS装置
包含形成在该硅锗层之上的第二栅极电极结构；以及
进行第一注入程序，以在该第二PMOS主动区中的该第二栅极电极
结构对置侧形成光晕区，同时该第一PMOS主动区曝露在该第一注入...

【专利技术属性】
技术研发人员：P·扎沃卡，J·福尔，R·里克特，J·亨治尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY