【技术实现步骤摘要】
【国外来华专利技术】具有鳍结构的半导体器件和形成具有鳍结构的半导体器件的方法
本公开一般涉及半导体器件。更特别地,本公开涉及半导体器件的缩放(scaling)。
技术介绍
为了能够使得诸如存储器、逻辑器件和其它器件的集成电路(IC)具有比当前可行集成密度高的集成密度,必须找到进一步缩小诸如金属-氧化物-半导体场效应晶体管(MOSFET)和互补金属氧化物半导体(CMOS)的场效应晶体管(FET)的尺寸的方式。通过在维持器件的电性质的同时减小器件的总体尺寸和操作电压,缩放实现了紧凑性并且提高了器件中的操作性能。
技术实现思路
一种制造半导体器件的方法被提供,在一个实施例中,该方法包括:在存在于电介质表面上的至少一个鳍(fin)结构的侧壁上形成外延半导体材料,其中,所述至少一个鳍结构具有与外延半导体材料的第二组分(composition)不同的第一组分。然后在所述至少一个鳍结构的沟道部分上形成替代栅极结构。然后在所述至少一个鳍结构的露出部分之上形成级间(interlevel)电介质层,其中,级间电介质层具有与替代栅极结构的上表面共面(coplanar)的上表面。然后利用至少对所述至少一个鳍结构和外延半导体材料是选择性的蚀刻来去除替代栅极结构,其中,去除替代栅极结构对所述至少一个鳍结构提供第一开口。利用各向异性蚀刻去除外延半导体材料的露出部分,以提供在电介质表面上终止的第二开口。形成填充第一开口和第二开口的至少一部分的功能栅极结构。在另一实施例中,一种制造半导体器件的方法被提供,该方法包括:在存在于电介质表面上的至少一个鳍结构的侧壁上形成外延半导体材料,其中,所述至少一个鳍结构具有与外延 ...
【技术保护点】
一种制造半导体器件的方法,包括:在存在于衬底表面上的至少一个鳍结构的侧壁上形成外延半导体材料,其中,所述至少一个鳍结构具有与外延半导体材料的第二组分不同的第一组分;在所述至少一个鳍结构的沟道部分上形成替代栅极结构;在所述至少一个鳍结构的露出部分之上形成级间电介质层,其中,级间电介质层具有与替代栅极结构的上表面共面的上表面;利用至少对所述至少一个鳍结构、外延半导体材料和级间电介质层是选择性的蚀刻来去除替代栅极结构,其中,去除替代栅极结构对所述至少一个鳍结构提供第一开口;利用各向异性蚀刻去除外延半导体材料的露出部分,以提供在衬底表面上终止的第二开口;以及形成填充第一开口和第二开口的至少一部分的功能栅极结构。
【技术特征摘要】
【国外来华专利技术】2012.04.17 US 13/448,7491.一种制造半导体器件的方法,包括:在存在于衬底表面上的至少一个鳍结构的侧壁上形成外延半导体材料,其中,所述至少一个鳍结构具有与外延半导体材料的第二组分不同的第一组分;在所述至少一个鳍结构的沟道部分上形成替代栅极结构;在所述至少一个鳍结构的露出部分之上形成级间电介质层,其中,级间电介质层具有与替代栅极结构的上表面共面的上表面;利用至少对所述至少一个鳍结构、外延半导体材料和级间电介质层是选择性的蚀刻来去除替代栅极结构,其中,去除替代栅极结构对所述至少一个鳍结构提供第一开口;利用各向异性蚀刻去除外延半导体材料的露出部分,以提供在衬底表面上终止的第二开口;以及形成填充第一开口和第二开口的至少一部分的功能栅极结构。2.根据权利要求1的方法,其中,所述至少一个鳍结构包含至少两个鳍结构。3.根据权利要求2的方法,其中,在所述至少一个鳍结构的侧壁上形成外延半导体材料包括在所述至少两个鳍结构的侧壁上外延生长第二组分的半导体材料,其中,第二组分的半导体材料从第一鳍结构延伸到相邻的第二鳍结构。4.根据权利要求3的方法,其中,电介质鳍盖存在于所述至少两个鳍结构中的每一个鳍结构上,其中,在形成替代栅极结构之前,电介质鳍盖被去除。5.根据权利要求4的方法,其中,所述至少两个鳍结构中的每一个鳍结构的上表面以不大于10nm的尺寸从外延半导体材料的上表面垂直偏移。6.根据权利要求1的方法,其中,在形成第二开口之后并且在形成替代栅极结构之前,所述方法还包括:对第二开口施加至少对级间电介质层是选择性的各向同性蚀刻,其中,各向同性蚀刻增大第二开口的宽度,以提供位于级间电介质层下面的底切区域;在各向同性蚀刻之后,在第二开口内沉积具有第一介电常数的保形电介质层;以及各向异性蚀刻保形电介质层,其中,保形电介质层的剩余部分存在于底切区域中并且提供电介质间隔件。7.根据权利要求6的方法,其中,形成功能栅极结构包括填充第一开口和第二开口的至少一部分,其中,功能栅极结构包含具有第二介电常数的功能栅极电介质,其中,第二介电常数比第一介电常数大。8.一种半导体器件,包括:存在于衬底表面上的至少两个鳍结构;存在于所述至少两个鳍结构上的栅极结构,其中,栅极结构包含至少与两个鳍结构的侧壁直接接触的至少一个高k栅极电介质、以及所述至少一个高k栅极电介质上的至少一个栅极导体;具有比高k栅极电介质的介电常数小的介电常数的电介质间隔件,电介质间隔件从第一鳍结构延伸到相邻的鳍结构并且具有与所述至少两个鳍结构的上表面共面的上表面,其中,电介质间隔件的整个第一侧壁与栅极结构的所述至少一个高k栅极电介质直接接触;以及与所述至少两个鳍结构直接接触并且通过电介质间隔件与栅极结构分离的外延半导体材料,其中与所述电介质间隔件的整个第一侧壁相对的电介质间隔件的整个第二侧壁与外延半导体材料的侧壁表面直接接触,并且其中电介质间隔件的底表面与高k栅极电介质的底表面共面。9.根据权利要求8的半导体器件,其中,栅极结构具有与衬底表面垂直的侧壁。10.根据权利要求8的半导体器件,其中,外延半导体材料给半导体器件提供源极区域和漏极区域。11.根据权利要求8的半导体器件,其中,所述至少一个高k栅极电介质与所述至少两个鳍结构中的每一个鳍结构的侧壁和上表面直接接触,并且半导体器件是三栅极半导体器件。12.根据权利要求9的半导体器件,其中,电介质鳍盖存在于所述至少两个鳍结构中的每一个鳍结构的上表面上,所述至少一个高k栅极电介质与所述至少两个鳍结构中的每一个鳍结构的侧壁直接接触,并且通过电介质鳍盖与所述至少两个鳍结构中的每一个鳍结构的上表面分离,并且半导体器件是finFET半导体器件。13.一种制造半导体器件的方法,包括:在至少两个鳍结构上外延形成牺牲半导体材料,牺牲半导体材料从所述至少两个鳍结构中的第一鳍结构的第一侧壁延伸到相邻鳍结构的第二侧壁;在所述至少两个鳍结构中的每一个鳍结构的沟道部分上形成替代栅极结构;至少对替代栅极结构和所述至少两个鳍结构选择性地各向异性蚀刻牺牲半导体材料,其中,在替代栅极结构下面存在牺牲半导体材料的剩余部分;在牺牲半导体材料的剩余部分和替代栅极结构的侧壁上形成电介质间隔件;去除替代栅极结构和剩余的半导体材料以对于所述至少两个鳍结构中的每一个鳍结构的沟道部分提供开口;以及在对于所述至少两个鳍结构的沟道部分的开口中形成功能栅极结构。14.根据权利要求13的方法,其中,牺牲半导体材料具有与所述至少两个鳍结构不同的组分。15.根据权利要求13的方法,其中,通过外延生长处理来形成牺牲半导体材料。16.根据权利要求13的方法,其中,所述至少两个鳍结构中的每一个鳍结构的上表面以不大于10nm的尺寸从牺牲半导体材料的上表面垂直偏移。17.根据权利要求13的方法,其中,在牺牲半导体材料的剩余部分和替代栅极结构的侧壁上形成电介质间隔件包括:在替代栅极结构、衬底表面、牺牲半导体材料的剩余部分和所述至少两个鳍结构的表面上沉积保形电介质层;各向异性蚀刻保形电介质层,其中,保形电介质层的第一剩余部分存在于替代栅极结构的侧壁、所述至少两个鳍结构的侧壁和牺牲半导...
【专利技术属性】
技术研发人员:T·N·亚当,程慷果,A·克哈基弗尔鲁茨,A·雷茨尼采克,
申请(专利权)人:国际商业机器公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。