一种多芯片瞬态电压抑制器制造技术

一种多芯片瞬态电压抑制器，属于低电压设备保护技术领域。本实用新型专利技术多芯片瞬态电压抑制器，包括两对电极性反向并联的宽禁带二极管及窄禁带二极管，以背靠背方式串联，经由键合引线及引线框架电连接在一起并封装在一封装体内。

【技术实现步骤摘要】
【专利摘要】一种多芯片瞬态电压抑制器，属于低电压设备保护
。本技术多芯片瞬态电压抑制器，包括两对电极性反向并联的宽禁带二极管及窄禁带二极管，以背靠背方式串联，经由键合引线及引线框架电连接在一起并封装在一封装体内。【专利说明】一种多芯片瞬态电压抑制器
本技术涉及一种瞬态电压抑制器，适用于电子设备的共模的双向极性瞬态保护，包括静电(ESD )保护，尤其适用于低于3-4V的低电压电子设备的保护。
技术介绍
尽管已有多种瞬态电压及ESD抑制器用于工作电压在大于4-5V的电子设备的保护，但是更低工作电压范围的同类保护需求日渐增长。正如YU及他人在美国专利N0.6015999中所陈述的，目前基于齐纳二极管原理的所述已有的抑制器件，在更低的工作电压范围内，漏电流高到了不可接受的程度，因此该专利提出了一种基于穿通二极管原理的单向抑制器。基于穿通二极管原理的抑制器，无论是Si (硅)还是WBG (宽禁带半导体)类型，如Kannam及他人在美国专利N0.4017882和Kashyap及他人在美国专利N0.8530902中所述，的确能在感兴趣的低电压工作电压范围内，同时提供低的保护电压和低的漏电流。然而，由于基于穿通二极管原理的抑制器内生的“负阻效应”的特性，这种类型的器件更好适用于低电压及高速数据线的保护，而不适用于电源线或者DC分量显著的信号线的保护。另一解决上述技术问题的方案是基于在Si上(如Bernier的欧洲专利EP0562982和Lu的美国专利N0.4989057)或者WBG (如Barkhodarian的美国专利N0.6703284)集成控向二极管斩波器予以解决。然而这些方案，依然不能提供理想的双向瞬态抑制器，而是仅仅是信号线对参考点的差分保护。另外的解决方案是由Vaschenko及他人的美国专利N0.6500008和Weiss的美国专利N0.6600356提出一种ESD保护晶体管，由多个串联在一起、正向偏置连接的硅二极管触发。类似的解决方案由Templeton及他人的美国专利N0.7817389提出在触发回路上，采用较高势垒的宽禁带半导体二极管，已达到在感兴趣的工作电压范围内简化多芯片(即串联多个二极管)抑制器的目的。然而，所述方案依然在低电压工作电压下只能提供信号线的差分，不是共模保护。因此，低压瞬态电压抑制器需要一种具有双向功能的简单、低成本的技术方案。
技术实现思路
本技术根据所述目的，提供一种简单、低成本且适用于低于3-4V的低电压电子设备保护的多芯片瞬态电压抑制器。 本技术的技术方案是提供一种多芯片瞬态电压抑制器，封装在一个封装体内，包括宽禁带二极管，两对反向并联的宽禁带二极管和窄禁带二极管，通过键合引线和引线框架，以背对背方式串联连接，以提供双向瞬态电压抑制功能。 作为本技术的优选，所述多芯片瞬态电压抑制器包括: 具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个宽禁带二极管； 具有芯片背面为金属化阳极和芯片正面为金属化阴极的两个窄禁带二极管； 具有一个位于中间的主引线盘和两个置于两端的次引线盘且每个引线盘具有延伸引脚的一个金属引线框架； 所述两个宽禁带二极管与所述两个窄禁带二极管放置在所述主引线盘上，且所述两个宽禁带二极管的阴极和所述两个窄禁带二极管的阳极分别连接所述主引线盘，同时所述二极管相互横向隔开，通过相等且最小长度的键合引线将所述两个宽禁带二极管的阳极和所述两个窄禁带二极管的阴极连接至所述两个次引线盘；以及 用于封装所述引线框架、所述两个宽禁带二极管和所述两个窄禁带二极管的一个模制封装体，其具有所述延伸引脚延伸出所述模制封装体的边界，以用于提供外部连接。 作为本技术的优选，所述多芯片瞬态电压抑制器包括: 具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个宽禁带二极管； 具有芯片背面为金属化阴极和芯片正面为金属化阳极的两个窄禁带二极管； 具有一个位于中间的主引线盘和两个置于两端的次引线盘且每个引线盘具有延伸引脚的一个金属引线框架； 所述两个宽禁带二极管放置在所述主引线盘上，且所述两个宽禁带二极管的阴极连接所述主引线盘，并通过键合引线将所述两个宽禁带二极管的阳极与所述两个次引线盘连接；而所述每个窄禁带二极管分别放置在所述两个次引线盘上，且所述两个窄禁带二极管的阴极与所述两个次引线盘电连接，所述两个窄禁带二极管的阳极与所述主引线盘以键合引线连接，其中上述键合引线皆具有相等且最小长度；以及 用于封装所述引线框架、所述两个宽禁带二极管和所述两个窄禁带二极管的一个模制封装体，其具有所述延伸引脚延伸出所述模制封装体的边界，以用于提供外部连接。 作为本技术的优选，所述窄禁带二极管为P-N结类型，而所述宽禁带二极管为n-n+结类型或p-n结类型。 作为本技术的优选，所述多芯片瞬态电压抑制器包括肖特基势垒类型的窄禁带二极管。 作为本技术的优选，所述宽禁带二极管是基于IV族或者II1-V族化合物半导体材料类型，所述窄禁带二极管是基于单质半导体(elementary semiconductor),如Si。 作为本技术的优选，所述宽禁带二极管的势垒高度在1.2-3.6eV而所述窄禁带二极管的势垒高度不超过leV。 本技术提出由两对电极性反向并联的宽禁带二极管及窄禁带二极管，以背靠背方式串联，经由键合引线及引线框架电连接在一起并封装在一封装体内的装配。其中，宽禁带二极管采用具有势垒高度为1.2-3.6eV (IV或II1-V族类型，如InGaAs，InGaAlP,InGaAsP, GaN, AlGaN, InGaP等)的p-n或n_n+类型，以及窄禁带二极管采用具有势垒高度不超过1.1eV的p-n或肖特基类型(例如，Si或SiGe等)。所述瞬态电压抑制器的每个方向的钳位电压被定义为具有低动态电阻的且正向偏置的寛禁带二极管和窄禁带二极管串联连接的电压降落之和，则有一低钳位电压。 【专利附图】【附图说明】 图1为本技术的一个实施例。其中具有芯片背面为金属化阴极的两个宽禁带二极管和具有芯片背面为金属化阳极的两个窄禁带二极管放置在引线框架中间的主引线盘上，且与所述主引线盘电连接，同时所述二极管相互横向隔开，所述宽禁带二极管芯片的阳极与所述窄禁带二极管芯片的阴极，均通过键合引线与所述中间的主引线盘两侧的次引线盘连接。 图2为本技术的另一实施例。其中，具有芯片背面为金属化阴极的两个宽禁带二极管放置于所述引线框架中间的主引线盘，且与所述主引线盘电连接，以及具有芯片背面为金属化阴极的两个窄禁带二极管分别放置于每个次引线盘上，且与所述每个次引线盘电连接，同时所述宽禁带二极管的阳极通过键合引线连接至所述次引线盘以及每个窄禁带二极管的阳极通过键合引线连接至所述中间的主引线盘。 图3为在本技术瞬态电压抑制器的封装体内的宽禁带二极管和窄禁带二极管的电气连接图。 【具体实施方式】 以下结合附图对本技术作进一步详细说明。本技术不限于所示实施方式，本领域技术人员在不偏离本技术技术方案范围下可进行选择性的改变。 实施例1 图1所示本技术瞬态电压抑制器的一个具体实施例本文档来自技高网...

【技术保护点】
一种多芯片瞬态电压抑制器，封装在一个封装体内，包括宽禁带二极管，其特征在于，两对反向并联的宽禁带二极管和窄禁带二极管，通过键合引线和引线框架，以背对背方式串联连接，以提供双向瞬态电压抑制功能。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢可勋，西里奥艾珀里亚科夫，
申请(专利权)人：浙江美晶科技有限公司，谢可勋，
类型：新型
国别省市：浙江;33