一种高电子迁移率晶体管及其制备方法技术

本发明专利技术提供了一种高电子迁移率晶体管，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、钝化层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述高电子迁移率晶体管设有凹部，所述凹部设有凹部底壁及连接于所述凹部底壁的凹部侧壁，所述高电子迁移率晶体管还设有用于抑制漏电的保护层，所述保护层覆盖所述凹部侧壁。本发明专利技术高电子迁移率晶体管通过于凹部侧壁设置保护层，从而在保持钝化层可有效抑制电流崩塌的同时，防止钝化层与凹部侧壁形成导电通道而导致的器件漏电增加。本发明专利技术还提供所述高电子迁移率晶体管的制备方法。所述方法与常规工艺兼容，不需要额外的光刻步骤，实现简单。

【技术实现步骤摘要】
一种高电子迁移率晶体管及其制备方法
本专利技术涉及电子
，尤其涉及一种高电子迁移率晶体管(HEMT，HighElectronMobilityTransistor)及其制备方法。
技术介绍
GaN(氮化镓)作为第三代半导体材料，具有高击穿场强、高热稳定性、高电子饱和漂移速度等出色的性能。GaN经过调制掺杂形成的AlGaN/GaN(氮化铝镓/氮化镓)半导体异质结构，界面处产生具有很高载流子浓度和迁移率的二维电子气(2DEG，Two-DimensionalElectronGas)，被认为是制作高功率射频器件和耐高压开关器件的最佳材料。AlGaN/GaN异质结HEMT的理论输出功率密度可以达到10～20W/mm，几乎比GaAs(砷化镓)HEMT器件与SiLDMOS(横向扩散金属氧化物半导体)器件的输出功率密度高出一个数量级。如此高的输出功率密度，除了可以实现高输出功率外，在相同的输出功率条件下，AlGaN/GaN高电子迁移率晶体管能有效降低器件尺寸，降低成本，增加器件阻抗，而获得更大带宽。此外，高击穿电压也使得AlGaN/GaN高电子迁移率晶体管在无线基站应用时，可以简化，甚至省略供电转换电路，从而提升电压转化效率。因此，基于AlGaN/GaN高电子迁移率晶体管的功率放大器(PA，PowerAmplifier)特别适合无线基站的应用。目前，AlGaN/GaN高电子迁移率晶体管存在的一个关键问题是电流崩塌(CurrentCollapse)。电流崩塌形成的原因之一是材料表面存在的高密度电子陷阱(ElectronTraps)在器件关断时的高栅漏电场情况下，俘获从栅极隧穿的电子而在栅极和漏极之间形成的“虚栅”(VirtualGate)。由于被电子陷阱俘获的电子释放时间常数较长，使得器件在从关断到开启的过程中，沟道电子被“虚栅”部分耗尽而使源漏电流降低。电流崩塌在高功率射频器件中严重影响器件的输出功率密度；在耐高压开关器件中影响器件的开启速度。现有一种AlGaN/GaN高电子迁移率晶体管，其制程工艺为：在衬底上沉积成核层；在上述成核层上沉积缓冲层；在上述缓冲层上沉积GaN(氮化镓)沟道层；在上述沟道层上沉积AlGaN(氮化镓铝)势垒层；形成与GaN沟道层2DEG接触的源极和漏极；通过干刻蚀法形成沿源极和漏极边界的平顶隔离结构(MesaIsolation)；在上述势垒层上沉积SiNx(氮化硅)介质材料形成表面钝化；在源漏极之间形成栅极。SiNx表面钝化能有效降低AlGaN/GaNHEMT材料表面电子陷阱密度，抑制栅极与漏极之间“虚栅”的形成，从而达到抑制电流崩塌的效果。尽管SiNx表面钝化技术能有效的抑制电流崩塌，该技术却也同时引入了新的问题：器件的隔离漏电(IsolationLeakageCurrent)、栅漏电(GateLeakageCurrent)和漏漏电(DrainLeakageCurrent)均明显增加。漏电的增加将降低器件的击穿电压、增加静态功耗，并带来器件的稳定性、线性度、噪音以及电流崩塌等问题。SiNx表面钝化后漏电增加的主要原因是由于SiNx与被刻蚀过的GaN表面(凹部底壁)和侧壁形成导电沟道。漏极通过2DEG与所述导电沟道与源极形成连接，引起器件隔离漏电、漏漏电的显著增加。
技术实现思路
提供一种高电子迁移率晶体管及其制备方法，在有效抑制电流崩塌的同时减少高电子迁移率晶体管的漏电增加。第一方面，提供一种高电子迁移率晶体管，包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、钝化层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述高电子迁移率晶体管设有凹部，所述凹部自所述钝化层开设且贯通所述钝化层及所述势垒层，并延伸至所述沟道层中，所述凹部设有凹部底壁及连接于所述凹部底壁的凹部侧壁，所述高电子迁移率晶体管还设有用于抑制漏电的保护层，所述保护层覆盖所述凹部侧壁。在第一方面的第一种可能的实现方式中，所述钝化层还覆盖于所述保护层之上。结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述钝化层还覆盖于所述凹部底壁。结合第一方面或第一方面的第一或第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述源极设有靠近势垒层设置的源极底面、背离所述势垒层的源极顶面及连接于所述源极顶面与所述源极底面之间的源极侧面，所述漏极设有靠近势垒层设置的漏极底面、背离所述势垒层的漏极顶面及连接于所述漏极顶面与所述漏极底面之间的漏极侧面，所述保护层覆盖所述源极侧面和所述漏极侧面。结合第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，所述钝化层还覆盖于所述源极侧面及所述漏极侧面上的保护层。结合第一方面的第三种可能的实现方式，在第一方面的第五种可能的实现方式中，所述钝化层还设置于所述源极侧面与所述覆盖源极侧面的保护层之间，所述钝化层还设置于所述漏极侧面与覆盖所述漏极侧面的保护层之间。结合第一方面或第一方面的第一种至第五种中任一项可能的实现方式，在第一方面的第六种可能的实现方式中，所述钝化层采用氮化硅制成。结合第一方面或第一方面的第一种至第六种中任一项可能的实现方式，在第一方面的第七种可能的实现方式中，所述保护层采用二氧化硅制成。结合第一方面或第一方面的第一种至第七种中任一项可能的实现方式，在第一方面的第八种可能的实现方式中，所述栅极采用与所述势垒层表面直接接触的肖特基栅；或采用与所述钝化介质层表面接触的栅极；或采用部分与所述势垒层表面接触、部分与所述钝化介质层表面接触的场板结构栅极。第二方面，提供一种高电子迁移率晶体管制备方法，包括形成层叠设置的衬底、成核层、缓冲层、沟道层、势垒层，于所述势垒层上设置源极、漏极；刻蚀所述势垒层以形成凹部，所述凹部延伸至所述沟道层中，所述凹部设有凹部底壁、凹部侧壁；设置用于抑制漏电的保护层，所述保护层覆盖凹部的凹部底壁、凹部侧壁及势垒层；去除形成于所述势垒层和所述凹部底壁上的保护层；设置钝化层，所述钝化层覆盖所述凹部底壁、所述凹部侧壁及所述势垒层，且所述钝化层覆盖于所述保护层之上；设置栅极。第二方面的第一种可能的实现方式中，所述设置保护层时，所述保护层覆盖源极的源极侧面、源极顶面、漏极的漏极侧面及漏极顶面。结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，在去除形成于所述势垒层和所述凹部底壁上的保护层时，一并去除形成于所述源极顶面及所述漏极顶面的保护层。结合第二方面的第二种可能的实现方式，在第二方面的第三种可能的实现方式中，所述设置钝化层时，所述钝化层还可一并设置于所述源极的源极侧面与源极顶面、所述漏极的漏极侧面与漏极顶面之上，且所述钝化层覆盖于所述保护层之上。结合第二方面的第三种可能的实现方式，在第二方面的第四种可能的实现方式中，在设置所述钝化层后，去除形成于所述源极顶面和所述漏极顶面的钝化层。结合第二方面及第二方面的第一种至第四种可能的实现方式，在第二方面的第五种可能的实现方式中，在所述设置保护层时，所述保护层采用各向同性沉积方式形成。结合第二方面的第五种可能的实现方式，在第二方面的第六种可能的实现方式中，所述保护层采用化学气相沉积、等离子体增强化学气相沉积、原子层沉积或溅射方式形成。结合第本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管，其特征在于：包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、钝化层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述高电子迁移率晶体管设有凹部，所述凹部自所述钝化层开设且贯通所述钝化层及所述势垒层，并延伸至所述沟道层中，所述凹部设有凹部底壁及连接于所述凹部底壁的凹部侧壁，所述高电子迁移率晶体管还设有用于抑制漏电的保护层，所述保护层覆盖所述凹部侧壁。

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于：包括层叠设置的衬底、成核层、缓冲层、沟道层、势垒层、钝化层及形成于所述势垒层上的源极、栅极、漏极，所述栅极设置于所述源极与所述漏极之间，所述高电子迁移率晶体管设有凹部，所述凹部自所述钝化层开设且贯通所述钝化层及所述势垒层，并延伸至所述沟道层中，所述凹部设有凹部底壁及连接于所述凹部底壁的凹部侧壁，所述高电子迁移率晶体管还设有用于抑制漏电的保护层，所述保护层覆盖所述凹部侧壁，所述钝化层还覆盖于所述保护层。2.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述钝化层还覆盖于所述凹部底壁。3.如权利要求1至2中任一项所述的高电子迁移率晶体管，其特征在于：所述源极设有靠近势垒层设置的源极底面、背离所述势垒层的源极顶面及连接于所述源极顶面与所述源极底面之间的源极侧面，所述漏极设有靠近势垒层设置的漏极底面、背离所述势垒层的漏极顶面及连接于所述漏极顶面与所述漏极底面之间的漏极侧面，所述保护层覆盖所述源极侧面和所述漏极侧面。4.如权利要求3所述的高电子迁移率晶体管，其特征在于：所述钝化层还覆盖于所述源极侧面及所述漏极侧面上的保护层。5.如权利要求3所述的高电子迁移率晶体管高电子迁移率晶体管，其特征在于：所述钝化层还设置于所述源极侧面与所述覆盖源极侧面的保护层之间，所述钝化层还设置于所述漏极侧面与覆盖所述漏极侧面的保护层之间。6.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述钝化层采用氮化硅制成。7.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述保护层采用二氧化硅制成。8.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述栅极采用与所述势垒层表面直接接触的肖特基栅；或采用与所述钝化层表面接触的栅极；或采用部分与所述势垒层表面接触、部分与所述钝化层表面接触的场板结构栅极。9.一种高电子迁移率晶体管制备方法，其特征在于：包括形成层叠设置的衬底、成核层、缓冲层、沟道层、势垒层，于所述势垒层上设置源极、漏极；刻蚀所述势垒层以形成凹部，所述凹部延伸至所述沟道层中，所述凹部设有凹部底壁、凹部侧壁；设置用于抑制漏电的保护层，所述保护层覆盖凹部的凹部底壁、凹部侧壁及势垒层；去除形成于所述势垒层和所述凹部底壁上的保护层；设置钝化层，所述钝化层覆盖所述凹部底壁、所述凹部侧壁及所述势垒层，且所述钝化层覆盖于所述保护层之上；设置栅极。10.如权利要求9所述的高电子迁移率晶体管制备方法，其特征在于：在所述设置保护层时，所述保护层覆盖源极的源极侧面、源极顶面、漏极的漏极侧面及漏极顶面。11.如权利要求10所述的高电子迁移率晶体管制备方法，其特征在于：在所述去除形成于所述势垒层和所述凹部底壁上的保护层时，一并去除形成于所述源极顶面及所述漏极顶面的保护层。12.如权利要求11所述的高电子迁移率晶体管制备方法，其特征在于：在所述设置钝化层时，所述钝化层还可一并设置于所述源极的源极侧面与源极顶面、所述漏极的漏极侧面与漏极顶面之上，且所述钝化层覆盖于所述保护层之上。13.如权利要求12所述的高电子迁移率晶体管制备方法，其特征在于：在设置所述钝化层后，去除形成于所述源极顶面和所述漏极顶面的钝化层。14.如权利要求9至13中任一项所述的高电子迁移率晶体管制备方法，其特征在于：在所述设置保护层时，所述保护层采用各向同性沉积方式形成。15.如权利要求14所述的高电子迁移率晶体管制备方法，其特征在于：所述保护层采用化学气相沉积、等离子体增强化学气相沉积、原子层沉积或溅射方式形成。16.如权利要求11所述的高电子迁移率晶体管制备方法，其特征在于，所述去除形成于所述势垒层、所述凹部底壁、所述源极顶面...

【专利技术属性】
技术研发人员：鲁微，李海军，马俊彩，贺强，鲁明，马平，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44