薄膜电容和齐纳二极管的复合电子部件及其制造方法技术

复合电子部件(100)的特征在于：具备由Si基板(1)、薄膜电容(8)、Si基板(1)和半导体薄膜层(13)构成的齐纳二极管(14)，Si基板(1)的载流子浓度比半导体薄膜层(13)的载流子浓度小。

【技术实现步骤摘要】
【国外来华专利技术】薄膜电容和齐纳二极管的复合电子部件及其制造方法
本专利技术涉及在Si基板上形成有薄膜电容和齐纳二极管的薄膜电容和齐纳二极管的复合电子部件。另外，本专利技术涉及上述薄膜电容与齐纳二极管的复合电子部件的制造方法。
技术介绍
以往，由在Si基板上层叠由贵金属电极材料或导电性氧化物材料构成的电极层和由钙钛矿型介电材料构成的电介体而成的薄膜电容作为小型、大容量的电容而被广泛地使用。例如，在专利文献1(日本专利第4525947号公报)中公开了一种在Si基板上层叠由Pt构成的下部电极层、由钛酸锶钡((Ba，Sr)TiO3；以下称为“BST”)构成的电介体和由Pt构成的上部电极层的薄膜电容。该专利文献1所公开的以往的薄膜电容例如通过以下的工序制造。首先，准备在表面形成了SiO2膜的Si基板。接下来，在Si基板的SiO2膜上依次形成贴近层、由Pt构成的下部电极层、由结晶性BST构成的电介体、由Pt构成的上部电极层。然后，根据需要，在上部电极层上形成阻挡层、保护层。接下来，为了提高由BST构成的电介体的结晶性并提升介电常数，进行热处理。热处理是通过在氧气气氛中以750℃以上例如850℃的温度加热30分钟而进行的。另外，作为其他的电子部件，在具有n型或p型导电性的Si基板上形成具有相反导电性的半导体层而成的齐纳二极管被广泛地应用于恒压电路、静电防护等。例如，在专利文献2(日本专利第3981324号公报)公开了一种在p型杂质浓度高的Si基板的表面形成n型半导体层并在该n型半导体层的表面形成p型扩散区域的齐纳二极管。该专利文献2所公开的以往的齐纳二极管例如通过以下的工序制造。首先，例如准备p型杂质浓度高的Si基板。然后，对该p型杂质浓度高的Si基板实施p－n扩散接合工序。具体而言，首先在p型杂质浓度高的Si基板的表面，使可得到所期望的齐纳电压的杂质浓度的n型半导体层外延生长。接下来，在n型半导体层表面通过使硼等杂质元素扩散，而形成由规定数量及形状构成的p型扩散区域。接下来，通过在形成有p型扩散区域的n型半导体层的p型扩散区域的表面蒸镀Al等金属膜并进行图案化，形成电极、布线。专利文献1：日本专利第4525947号公报专利文献2：日本专利第3981324号公报随着电子设备、电气设备等的小型轻量化，在这些设备所使用的电子部件中，也谋求小型轻量化、多个电子部件的复合化。在上述的薄膜电容、齐纳二极管中也是，如果能够使两者复合化，则能够削减设备所使用的电子部件的个数，能够削减对设备的安装空间，所以非常优选。然而，在欲将上述的薄膜电容和齐纳二极管构成于单个Si基板上的情况下，存在以下那样的问题。即，在上述的薄膜电容的制造方法中，存在为了提高由BST构成的电介体的结晶性并提升介电常数而在氧气气氛中以750℃以上例如850℃的温度进行热处理的工序。另外，在上述的齐纳二极管的制造方法中，存在在p型杂质浓度高的Si基板的表面使n型半导体层外延生长的工序、在n型半导体层的表面使硼等杂质元素扩散的工序。这些外延生长、杂质元素的扩散等通常在非氧气气氛中、在1000℃左右的高温度下进行。另外，这些工序是需要高成本的工序。当在单个Si基板上形成薄膜电容和齐纳二极管时，如果先形成薄膜电容而后形成齐纳二极管，则存在根据在形成齐纳二极管时的外延生长、杂质元素扩散的高温度、气氛的不同，而导致先形成的薄膜电容劣化的问题。相反，如果先形成齐纳二极管而后形成薄膜电容，则存在因在形成薄膜电容时的热处理工序中氧气气氛中超过750℃的高温，而导致构成先形成的齐纳二极管的半导体材料、电极材料氧化、扩散，进而齐纳二极管功能劣化、功能不全的问题。即，不管以哪样的顺序来形成薄膜电容和齐纳二极管，都会存在在形成之后的电子部件时，先形成的电子部件劣化的问题。
技术实现思路
本专利技术是为了解决上述以往的技术问题而完成的。作为其技术方案，本专利技术的薄膜电容和齐纳二极管的复合电子部件具备：Si基板，其具有n型或p型导电性，由单晶体或多晶体构成；电极层，其形成在Si基板上，由贵金属电极材料或导电性氧化物材料构成；薄膜电容，其通过由钙钛矿型介电材料构成的电介体层叠而成；以及齐纳二极管，其形成在Si基板上的与形成薄膜电容的区域不同的区域，由具有与Si基板相反的导电性的半导体薄膜层构成，与Si基板形成p－n结，所述薄膜电容和齐纳二极管的复合电子部件的特征在于，Si基板的载流子浓度比半导体薄膜层的载流子浓度小。另外，本专利技术的薄膜电容和齐纳二极管的复合电子部件的制造方法的特征在于，依次具备：准备具有n型或p型导电性的由单晶体或多晶体构成的Si基板的工序；在Si基板上层叠由贵金属电极材料或导电性氧化物材料构成的电极层和由钙钛矿型介电材料构成的电介体来形成薄膜电容的工序；对薄膜电容进行热处理的工序；以及在Si基板上的与形成有薄膜电容的区域不同的区域，形成具有与Si基板相反的导电性的半导体薄膜层，来形成与Si基板形成p－n结的齐纳二极管的工序，Si基板的载流子浓度比半导体薄膜层的载流子浓度小。根据本专利技术的薄膜电容和齐纳二极管的复合电子部件的结构，齐纳二极管由Si基板和半导体薄膜层构成，所以不使用高温且高成本的p－n扩散接合工序，即不使用使半导体层外延生长的工序、在半导体层的表面扩散硼等杂质元素的工序就能在Si基板上形成齐纳二极管。因此，如果在Si基板上先形成薄膜电容而后形成齐纳二极管，能够不使薄膜电容和齐纳二极管这双方劣化地制造薄膜电容与齐纳二极管的复合电子部件。另外，在本专利技术的薄膜电容与齐纳二极管的复合电子部件中，齐纳二极管由Si基板和半导体薄膜构成，并且Si基板的载流子浓度比半导体薄膜的载流子浓度小，作为齐纳特性起源的电子雪崩主要在Si基板侧产生，所以能够得到与使用p－n扩散接合工序制造出的以往的齐纳二极管同等水平的特性。即，认为在电子雪崩不在Si基板侧而主要在半导体薄膜侧产生的情况下，ESD(Electro－StaticDischarge：静电放电)保护功能降低，但根据本专利技术不会产生那样的问题。另外，根据本专利技术的薄膜电容与齐纳二极管的复合电子部件的制造方法，在形成薄膜电容并对薄膜电容进行热处理之后，利用不经过基于高温度的工序的工序来形成齐纳二极管，所以能够不使薄膜电容和齐纳二极管这双方劣化地制造薄膜电容与齐纳二极管的复合电子部件。附图说明图1是表示本专利技术的第1实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件100的俯视图。图2是表示图1的X－X部分的复合电子部件100的截面图。图3是表示图1的Y－Y部分的复合电子部件100的截面图。图4是复合电子部件100的等效电路图。图5是表示在复合电子部件100的制造方法中所实施的工序的截面图。图5的(A)和图5的(B)表示复合电子部件100的不同截面。(以下的图6～13也具有图(A)和图(B)，同样地也分别表示复合电子部件100的不同截面。)图6是图5的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。图7是图6的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。图8是图7的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。图9是图8的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。图10是图9的延续本文档来自技高网...

【技术保护点】
一种薄膜电容和齐纳二极管的复合电子部件，具备：Si基板，其具有n型导电性或p型导电性，由单晶体或多晶体构成；电极层，其形成在所述Si基板上，由贵金属电极材料或导电性氧化物材料构成；薄膜电容，其通过由钙钛矿型介电材料构成的电介体层叠而成；以及齐纳二极管，其形成在所述Si基板上的与形成所述薄膜电容的区域不同的区域，由具有与所述Si基板相反的导电性的半导体薄膜层构成，与所述Si基板形成p－n结，所述薄膜电容和齐纳二极管的复合电子部件的特征在于，所述Si基板的载流子浓度比所述半导体薄膜层的载流子浓度小。

【技术特征摘要】
【国外来华专利技术】2013.01.23 JP 2013-0097101.一种薄膜电容和齐纳二极管的复合电子部件，具备：Si基板，其具有n型导电性或p型导电性，由单晶体或多晶体构成；电极层，其形成在所述Si基板上，由贵金属电极材料或导电性氧化物材料构成；薄膜电容，其通过由钙钛矿型介电材料构成的电介体层叠而成；以及齐纳二极管，其形成在所述Si基板上的与形成所述薄膜电容的区域不同的区域，由具有与所述Si基板相反的导电性的半导体薄膜层构成，与所述Si基板形成p－n结，所述薄膜电容和齐纳二极管的复合电子部件的特征在于，所述Si基板的载流子浓度比所述半导体薄膜层的载流子浓度小。2.根据权利...

【专利技术属性】
技术研发人员：野村雅信，竹岛裕，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP