一种高介电常数栅介质材料沟槽MOS肖特基二极管器件制造技术

本发明专利技术提供一种高介电常数栅介质材料沟槽MOS肖特基二极管器件，包括N+半导体衬底、N+半导体衬底上的N-外延层、N-外延层上加工的沟槽结构、N-外延层上及沟槽内生长肖特基接触的阳极金属、N+衬底下面生长欧姆接触的阴极金属；所述沟槽侧壁氧化层包括上下两部分，上部采用高介电常数栅介质材料，下部使用二氧化硅；且所述的沟槽内壁生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。本发明专利技术设计的一种高介电常数栅介质材料沟槽MOS肖特基二极管器件，在沟槽中的氧化层的上部采用高介电常数栅介质材料，下部仍然使用二氧化硅，与传统的SiO2TMBS器件相比，漏电流密度可以减小19.8％，同时，不减弱器件的击穿电压和正向导通电压特性。

【技术实现步骤摘要】
一种高介电常数栅介质材料沟槽MOS肖特基二极管器件
本专利技术属于功率整流器件领域，具体的说是一种低功耗、超高速半导体整流器件， 广泛应用于开关电源、变频器、驱动器等电路，做高频、大电流整流二极管、续流二极管、保 护二极管使用，或在微波通信等电路中做整流二极管、小信号检波二极管。
技术介绍
随着社会的发展，人类对于能源的需求和消耗日益增加，降低能源消耗已经成为 了节能环保所必不可少的重要措施。目前，各种功率整流器件被广泛应用于人们的生活和 生产中，因此，功率整流器件在节能环保中扮演着重要的角色。 肖特基二极管由于其低的正向导通压降和快速的反向恢复时间，在功率整流器件 中得到了广泛的应用。但是，由于肖特基二极管中少数载流子的存储效应很小，所以其频率 响应仅为RC时间常数限制，因而，他是高频和快速开关的理想器件。在传统的平面硅肖特 基二极管中，由于其反向漏电主要来自于热电子发射，而不是P-η结一样来自于产生复合 电流。因此，在相同的面积和电压下，平面肖特基结二极管的反向漏电流比p-n结大很多。 另外，在高压器件中，由于寄生电阻的影响，平面肖特基二极管的低正向导通电压的优势也 不明显了。为了改善平面肖特基二极管的这些缺点，1994年Baliga等提出了含M0S结构的 沟槽式肖特基二极管（Trench Barrier Schottky Diodes，TMBS)。 沟槽式MOS势垒肖特基（TMBS)在诸多应用领域都有不可替代的优势：除了适应高 频高压的需求，在相比传统整流器，M0S具有的低漏电和低正向导通电压，可以实现节能环 保，顺应市场的发展趋势。TMBS器件利用M0S结构围绕肖特基势垒结，从两个方面改进肖特 基结的反向特性。其一，通过电场耦合作用改变在M0S结构之间漂移区的电场强度分布，将 电场强度的最大值从肖特基结处转移到了硅的内部，有效的抑制了反向偏压下由镜像力引 起的肖特基势垒降低效应，从而减小了肖特基结的反向漏电流；其二，TMBS结构还可以降 低有源区中电场强度的最大值，从而实现二极管反向击穿电压的增加。 自从TMBS结构器件被专利技术以来，不少研究者致力于通过改变TMBS器件的参数来 进一步提高器件性能。如Baliga等通过改善有源区的掺杂分布来改善器件的击穿电压，但 是同时也导致了其反向漏电流的增加。Juang等通过在沟槽底部引入p-n结来改善器件在 沟槽底部的电场强度分布，达到增加击穿电压的作用等。但是作为TMBS结构器件中非常关 键的沟槽结构，对沟槽侧壁材料如何影响二极管的电学特性尚未见深入的报道。本专利设 计了一种高介电常数栅介质材料沟槽TMBS器件，并且使用器件模拟软件Medici对器件性 能进行了模拟。模拟结果表明，在我们所使用的参数条件下，与传统的Si0 2TMBS器件相比， 漏电流密度可以减小19. 8 %，同时，器件的击穿电压和正向导通电压特性并没有减弱。
技术实现思路
本专利技术的目的是：设计一种高介电常数栅介质材料沟槽M0S肖特基二极管器件， 在沟槽中的氧化层的上部采用高介电常数栅介质材料，下部仍然使用二氧化硅，与传统的 Si02TMBS器件相比，漏电流密度可以减小19. 8%，同时，不减弱器件的击穿电压和正向导通 电压特性。 本专利技术的技术方案是：一种高介电常数栅介质材料沟槽M0S肖特基二极管器件， 包括N+半导体衬底、N+半导体衬底上的N-外延层、N-外延层上加工的沟槽结构、N-外延 层上及沟槽内生长肖特基接触的阳极金属、N+衬底下面生长欧姆接触的阴极金属；所述沟 槽侧壁氧化层包括上下两部分，上部采用高介电常数栅介质材料，下部使用二氧化硅；且所 述的沟槽内壁生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。 进一步的，所述沟槽内壁生长的二氧化硅和高介电常数栅介质材料厚度在0. 1 μ m 以上。 进一步的，所述的沟槽的总深度大于1 μ m。 进一步的，所述的N+半导体衬底的掺杂浓度在IX 1018cnT3以上。 进一步的，所述的N-外延层的掺杂浓度在5X 1017cnT3以下。 进一步的，所述的N-外延层的掺杂浓度是均匀分布，或者是线性分布，或者是阶 梯分布，或者是类高斯分布，或者是任意分布。 进一步的，所述的N-外延层的厚度大于4um。 本专利技术的有益效果在于：高介电常数栅介质材料沟槽式肖特基二极管中的沟槽侧 壁的氧化层从单一材料，变为两种材料，其中沟槽中的氧化层的上部采用高介电常数栅介 质材料，下部仍然使用二氧化硅。采用介电常数较大的高介电常数栅介质材料，可以增强该 处的电场耦合作用，降低肖特基结表面的电场强度，从而有效地减小器件的漏电流。具体而 言，与传统的Si0 2TMBS器件相比，漏电流密度可以减小19. 8%。 另外，这样的改动没有减小器件金属半导体界面上的有效肖特基结面积，也没有 提高相同反向耐压下器件耗尽区最大电场强度，所以不会影响器件的击穿电压和正向导通 电压。 【附图说明】 图1为本专利技术的结构示意图； 图2为本专利技术对特定参数的传统TMBS器件改善前后，及将沟槽氧化层全部改为高 介电常数栅介质材料的TMBS器件的反向IV电学特性的对比图；其中Si0 2代表沟槽氧化层 全是Si02TMBS器件；!1?)2代表内壁全部使用高介电常数栅介质材料的TMBS器件；Si0 2+Hf02 代表沟槽内壁高介电常数栅介质材料氧化物的高度i为0. 5um的高介电常数栅介质TMBS 器件； 图3为本专利技术对特定参数的传统TMBS器件改善前后，及将沟槽氧化层全部改为高 介电常数栅介质材料的TMBS器件的正向IV电学特性的对比图；其中Si0 2代表沟槽氧化层 全是Si02TMBS器件；!1?)2代表内壁全部使用高介电常数栅介质材料的TMBS器件；Si0 2+Hf02 代表沟槽内壁高介电常数栅介质材料氧化物的高度为0. 5um的高介电常数栅介质TMBS器 件； 图4为本专利技术对特定参数的传统TMBS器件改善前后的电场强度分布对比图，即在 40V下沿器件沟槽边缘的电场强度分布图（从肖特基结所处于的平面到外延与衬底的交界 所处的平面处）； 图5为高介电常数栅介质材料的高度对器件的击穿电压（@l(T3A/cm 2)的影响，其 中无标记的直线是与高介电常数栅介质材料TMBS器件相同结构参数的沟槽氧化层全是 Si02TMBS器件的性能； 图6为高介电常数栅介质材料的高度对器件的漏电流密度（0-10V)的影响；其 中无标记的直线是与高介电常数栅介质材料TMBS器件相同结构参数的沟槽氧化层全是 Si02TMBS器件的性能； 图7为高介电常数栅介质材料的高度对器件的正向导通电压（@150A/cm2)的影 响。其中无标记的直线是与高介电常数栅介质材料TMBS器件相同结构参数的沟槽氧化层 全是Si0 2TMBS器件的性能； 【具体实施方式】 为了更为具体的描述本专利技术，下面结合附图及【具体实施方式】对本专利技术的技术方案 及其相关原理和模拟过程进行详细说明。本专利的模拟研究中，优选的各种器件参数选择 如下：N-有源区深度为4um，掺杂浓度都为2X1016cnT3 ;器件阳极电极端肖本文档来自技高网...

【技术保护点】
一种高介电常数栅介质材料沟槽MOS肖特基二极管器件，包括N+半导体衬底、N+半导体衬底上的N‑外延层、N‑外延层上加工的沟槽结构、N‑外延层上及沟槽内生长肖特基接触的阳极金属、N+衬底下面生长欧姆接触的阴极金属；其特征在于：所述沟槽侧壁氧化层包括上下两部分，上部采用高介电常数栅介质材料，下部使用二氧化硅；且所述的沟槽内壁生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。

【技术特征摘要】
1. 一种高介电常数栅介质材料沟槽MOS肖特基二极管器件，包括N+半导体衬底、N+半 导体衬底上的N-外延层、N-外延层上加工的沟槽结构、N-外延层上及沟槽内生长肖特基接 触的阳极金属、N+衬底下面生长欧姆接触的阴极金属；其特征在于：所述沟槽侧壁氧化层 包括上下两部分，上部采用高介电常数栅介质材料，下部使用二氧化硅；且所述的沟槽内壁 生长高介电常数栅介质材料的高度占沟槽总高度的四分之三以内。2. 根据权利要求1所述的高介电常数栅介质材料沟槽M0S肖特基二极管器件，其特征 在于：所述沟槽内壁生长的二氧化硅和高介电常数栅介质材料厚度在〇. 1 μ m以上。3. 根据权利要求1所述的高介电常数栅介质材料沟槽MOS肖特基二极管器件，其特征 在于...

【专利技术属性】
技术研发人员：蔡银飞，翟东媛，赵毅，施毅，郑有炓，
申请(专利权)人：杭州启沛科技有限公司，
类型：发明
国别省市：浙江;33