一种低介电常数介质与铜互连的结构及其集成方法技术

本发明专利技术属于半导体器件技术领域，具体公开了一种低介电常数介质与铜互连的结构及其集成方法。包括：采用铜互连与气隙结合起来降低电容；用特定支撑结构来支撑铜导线以在去除介质后维持铜导线的形状。本发明专利技术的优点在于可以实现全气隙结构而不使铜导线短路或断路并且可实现较长导线的全气隙结构，使ＲＣ延迟减小。

【技术实现步骤摘要】

本专利技术属于半导体器件
，具体涉及一种低介电常数介质与铜互连的结构 及其集成方法。
技术介绍
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小， 芯片面积持续增大，人们面临着如何克服由于连线长度的急速增长而带来的RC(R指电阻， C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件 性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的 RC延迟，现已采用了多种措施。互连之间的寄生电容和互联电阻造成了信号的传输延迟。由于铜具有较低的电阻 率、优越的抗电迁移特性和高的可靠性，为了降低金属的互连电阻，进而减小总的互连延 迟效应，现已研究由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样 可以减少延迟，而寄生电容C正比于电路层隔绝介质的相对介电常数K，因此使用低K值材 料(K<3)作为不同电路层的隔绝介质代替传统的SiO2介质已成为满足高速芯片的发展的需 要。由于空气的相对介电常数为1，所以空气是非常理想的绝缘介质。因此，金属之间的气 隙可以有效地降低互连RC延迟。
技术实现思路
本专利技术的目的在于提供一种半导体器件中的低介电常数介质与铜互连的结构及 其集成方法，以被改善RC延迟大的缺点，提升半导体芯片的性能。为达到上述目的，本专利技术采用铜互连与气隙结合来降低电容并用特定支撑结构来 支撑铜导线以在去除介质后维持铜导线的形状。本专利技术的优点在于可以实现全气隙结构而 不使铜导线短路或断路并且可实现较长导线的全气隙结构，使RC延迟减小。本专利技术提出的一种低介电常数介质与铜互连的结构，包括至少一条金属导线，以 及用来位于所述金属导线之下的绝缘体支撑结构；并且，在多条金属导线之间有孔洞；在 绝缘体支撑结构之间也有孔洞。所述的金属导线为铜，或者由铜和扩散阻挡层组成的复合导线，或者钨，或者由钨 和扩散阻挡层组成的复合导线。所述的扩散阻挡层为氮化钛(TiN)，或者钽(Ta)，或者氮化 钨(WN)。所述的绝缘体支撑结构，是由绝缘材料组成的柱状或者条状结构，支撑绝缘体位 于被支撑的金属之下，以维持所述金属的形状。所述的绝缘体材料是碳化硅或者聚合物。所 述的绝缘体支撑结构，是由绝缘材料组成的柱状或者条状结构。本专利技术还提出了一种低介电常数介质与铜互连的集成方法，该方法包括下列步 骤提供一个衬底；依次在该衬底上形成由第一种材料构成的第一层薄膜；3在第一层薄膜中开孔状的口； 淀积第一层支撑绝缘体并平坦化； 淀积第二层支撑绝缘体并开第二个口； 在第二层支撑绝缘体上形成绝缘薄膜； 形成铜互连的大马士革或者双大马士革图形； 将除支撑绝缘体之外的介质去除。在去除除支撑绝缘体之外的介质后形成孔洞结构。支撑绝缘体位于被支撑的金属 之下，以维持所述金属的形状。附图说明图1-图6为依照本专利技术实施一种低介电常数介质与铜互连的集成方法的工艺剖 面图。具体实施例方式下面结合附图与具体实施方式对本专利技术作进一步详细的说明请参照图1，提供一个含有金属导线101和扩散阻挡层102形成于其中的基底201， 在基底与导线上形成一层绝缘层202，接着依序在绝缘层202上形成薄膜203与一层薄膜 204，金属导线101的材料为Cu，扩散阻挡层102比如为TiN，薄膜203为SiO2，利用光刻技 术和刻蚀技术在薄膜204和薄膜203中形成开口 301和开口 302，之后进行光阻剥除。在开口 301和开口 302中淀积绝缘体401和402，该绝缘体的材料可以是碳化硅 (SiC)0之后刻蚀SiC薄膜，形成图2所示的结构。请参照图3，将薄膜204移除，接着在薄膜203上形成薄膜205，该薄膜205可以是 Si3N4，再次利用光刻技术和刻蚀技术在薄膜205上形成一开口 305，然后进行光阻剥除。请参照图4，在薄膜205上依序形成一层薄膜206和一层薄膜207，薄膜206为 SiO2，薄膜207为Si3N4，接着利用光刻技术和刻蚀技术在薄膜207、薄膜206、薄膜205、薄膜 203以及薄膜202中形成一开口 306，然后进行光阻剥除。请参照图5，在开口 305中形成一层扩散阻挡层103，然后利用电镀技术将金属导 线104埋置在开口 305中，利用化学抛光技术将金属导线104抛光，扩散阻挡层103为TiN， 金属导线104的材料为Cu。请参照图6，依次刻蚀掉薄膜207、薄膜206、部分薄膜205以及薄膜203，上述薄膜 被移除后的空间即为本专利技术的全气隙结构210、211和212。本专利技术的实施可以实现不使铜导线短路或断路的全气隙结构，而且，可实现较长 导线的全气隙结构，使RC延迟减小。本文档来自技高网...

【技术保护点】
一种低介电常数介质与铜互连的结构，其特征在于，该结构包括至少一条金属导线，以及位于所述金属导线之下的绝缘体支撑结构；并且，在多条金属导线之间有孔洞；在绝缘体支撑结构之间也有孔洞。

【技术特征摘要】
一种低介电常数介质与铜互连的结构，其特征在于，该结构包括至少一条金属导线，以及位于所述金属导线之下的绝缘体支撑结构；并且，在多条金属导线之间有孔洞；在绝缘体支撑结构之间也有孔洞。2.根据权利要求1所述的结构，其特征在于，所述的金属导线为铜，或者由铜和扩散阻 挡层组成的复合导线，或者钨，或者由钨和扩散阻挡层组成的复合导线。3.根据权利要求1所述的结构，其特征在于，所述的绝缘体支撑结构，是由绝缘体材料 组成的柱状或者条状结构，支撑绝缘体位于被支撑的金属之下，以维持所述金属的形状。4.根据权利要求3所述的结构，其特征在于，所述的绝缘体材料是碳化硅或者聚合物 材料。5.根据权利要求1所述的结构，其特征在于，所述的绝缘体支撑结构是由绝缘材...

【专利技术属性】
技术研发人员：王鹏飞，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[]