一种耐高压半导体器件制造技术

本发明专利技术公开了一种耐高压半导体器件，包括上台体和与上台体底面面接触的下台体，重掺杂N型区位于轻掺杂N型区正上方并形成第一接触面，所述重掺杂P型区位于轻掺杂P型区正下方并形成第二接触面，所述上台体的轻掺杂N型区与下台体的轻掺杂P型区接触形成PN结接触面且其位于轻掺杂P型区正上方，所述第一接触面为上凸面，所述第二接触面为下凹面；轻掺杂N型区与重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有中掺杂N型区，轻掺杂P型区与重掺杂P型区接触的下部区域且位于轻掺杂P型区边缘的四周区域具有中掺杂P型区。本发明专利技术提高了器件耐高温性能，降低了在边缘处电场强度梯度，从而提高了器件耐压性能。

【技术实现步骤摘要】
一种耐高压半导体器件
本专利技术涉及一种半导体器件，具体涉及一种耐高压半导体器件。
技术介绍
二极管工作主要是靠其中的半导体硅芯片(晶粒)的PN结对于电流可进行正向导通反向截止的特性而实现对电源整流目的，工业、民用、军工等领域均广泛应用，因其是将交流电变成直流电不可缺少的方式，且体积小，长期也没有更好的产品能取代。瞬态电压抑制二极管TVS可确保电路及电子元器件免受静电、浪涌脉冲损伤，甚至失效。一般TVS并联于被保护电路两端，处于待机状态。当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3?1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。现有的TVS的击穿电压在6V到600V之间。一般采用单晶硅中扩散受主、施主杂质，通过调整单晶硅电阻率控制产品的击穿电压，并以台面玻璃钝化工艺达到需要电特性。正常情况下TVS在电路中处于待机状态，只有在较低的反向漏电流条件下，才能减少器件本文档来自技高网...

【技术保护点】
一种耐高压半导体器件，其特征在于：包括上台体（1）和与上台体（1）底面面接触的下台体（2），所述上台体（1）和与下台体（2）各自的外侧面均为斜面，此上台体（1）包括轻掺杂N型区（3）、重掺杂N型区（4），此下台体（2）包括重掺杂P型区（5）、轻掺杂P型区（6）；所述重掺杂N型区（4）位于轻掺杂N型区（3）正上方并形成第一接触面，所述重掺杂P型区（5）位于轻掺杂P型区（6）正下方并形成第二接触面，所述上台体（1）的轻掺杂N型区（3）与下台体的轻掺杂P型区（6）接触形成PN结接触面且其位于轻掺杂P型区（6）正上方，所述第一接触面为上凸面（13），所述第二接触面为下凹面（14）；一第一钝化保护层（7...

【技术特征摘要】
1.一种耐高压半导体器件，其特征在于:包括上台体(1)和与上台体(1)底面面接触的下台体(2)，所述上台体(1)和与下台体(2)各自的外侧面均为斜面，此上台体(1)包括轻掺杂N型区(3)、重掺杂N型区(4)，此下台体(2)包括重掺杂P型区(5)、轻掺杂P型区(6)；所述重掺杂N型区(4)位于轻掺杂N型区(3)正上方并形成第一接触面，所述重掺杂P型区(5)位于轻掺杂P型区(6)正下方并形成第二接触面，所述上台体(1)的轻掺杂N型区(3)与下台体的轻掺杂P型区(6)接触形成PN结接触面且其位于轻掺杂P型区(6)正上方，所述第一接触面为上凸面(13)，所述第二接触面为下凹面(14); 一第一钝化保护层(7)覆盖于重掺杂N型区(4)上表面的边缘区域和重掺杂N型区(4)的侧表面，一第二钝化保护层(8)覆盖于重掺杂P型区(5)上表面的边缘区域和重掺杂P型区(5)的侧表面，上金属层(9)覆盖于重掺杂N型区(4)的中央区域，下...

【专利技术属性】
技术研发人员：陈伟元，
申请(专利权)人：苏州市职业大学，
类型：发明
国别省市：江苏;32