一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括如下步骤：步骤S101：提供前端器件，在前端器件上形成包括凸起区域和凹陷区域的层间介电层；步骤S102：所述层间介电层的凹陷区域的上方形成图形化的光刻胶；步骤S103：以所述图形化的光刻胶为掩膜对层间介电层进行选择性离子注入，在所述凸起区域形成离子注入区；步骤S104：去除所述图形化的光刻胶；步骤S105：对层间介电层进行CMP，去除所述凸起区域，形成平坦化的层间介电层。该方法通过在进行CMP之前对层间介电层的凸起区域进行离子注入处理，可以有效保证CMP工艺的均一性。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及。
技术介绍
在半导体领域中，自从20世纪90代开始，化学机械抛光(CMP)已经成为半导体器件制造方法中的关键工艺。自0.8um技术节点开始,对层间介电层(ILD,其材料一般为氧化物)的化学机械抛光是CMP工艺被引入的第一步以实现先进的光刻和干法刻蚀工艺。然而，由于在半导体器件的制程中，层间介电层中并不存在停止层，因此导致在CMP时无法有效地采用端点探测技术控制CMP过程。这一情况在历史上被称为“失明的”(blind) CMP，给实现晶圆在CMP后的均一性以及缺陷控制带来了极大的挑战。随着半导体器件(例如:存储器件)的关键尺寸的不断缩小，CMP工艺的不均一性(non-uniformity)成为半导体器件制造中越来越严重的问题。这一问题在层间介电层的CMP工艺中尤为明显，因为与其他可以依靠停止层进行有效的端点检测和不均一性控制的CMP工艺过程相比，层间介电层的CMP工艺因不具备停止层而导致其对工艺的均一性的控制能力较差。下面，结合图1A至图1B，对传统的半导体器件的制造方法进行简要说明，主要涉及层间介电层的CMP工艺。其中，图1A至图1B为各工艺完成后形成的图案的剖视图。传统的半导体器件的制造方法，一般包括如下步骤:步骤El:提供一前端器件，在前端器件上形成层间介电层(ILD)。具体地，提供前端器件100，在前端器件100上形成层间介电层1010，如图1A所/Jn ο其中，前端器件100，包括半导体衬底，还包括源极、漏极和栅极等形成于所述半导体衬底上的器件。步骤E2:对层间介电层进行化学机械抛光(CMP)。对层间介电层1010进行CMP，形成抛光后的层间介电层101，形成的图形，如图1B所示。在上述半导体器件的制造方法中，由于层间介电层1010中不存在停止层，无法对其使用端点检测的方法进行CMP以控制CMP的均一性，因此，很难对CMP后的层间介电层101的均一性进行有效控制。随着半导体器件的关键尺寸的不断缩小，尤其当半导体技术的工艺节点发展到28nm及以下，这一问题变得越来越严重。因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供，包括如下步骤:步骤SlOl:提供前端器件，在所述前端器件上形成包括凸起区域和凹陷区域的层间介电层；步骤S102:在所述层间介电层的凹陷区域上方的图形化的光刻胶；步骤S103:以所述图形化的光刻胶为掩膜对所述层间介电层进行选择性离子注入，在所述凸起区域形成离子注入区；步骤S104:去除所述图形化的光刻胶；步骤S105:对所述层间介电层进行CMP，去除所述凸起区域，形成平坦化的层间介电层。其中，所述前端器件包括半导体衬底和形成于所述半导体衬底上的器件。其中，在所述步骤SlOl中，形成所述层间介电层的方法为化学气相沉积法或物理气相沉积法。其中，所述步骤S102包括:在所述前端器件上形成覆盖所述层间介电层的光刻胶对所述光刻胶进行图形化，光刻去除所述光刻胶位于所述层间介电层的凸起区域的部分，保留其余部分。其中，在所述步骤S103中，离子注入的深度小于等于所述层间介电层的凸起区域的高度。其中，所述层间介电层的凸起区域的高度为500.、_.5000人。其中，在所述步骤S103中，所述离子注入采用的离子为以下物质中的至少一种:H、C、N、B、BF2、In、P、As 和 Sb。其中，在所述步骤S103中，离子注入的能量为5KeV?200KeV，离子注入的剂量为lE14cm2 ?5E15cm2。其中，在所述步骤S104中，去除所述图形化的光刻胶的方法为干法刻蚀或湿法刻蚀。其中，在所述步骤S105中，所述CMP采用的研磨浆料为氧化铈或硅。本专利技术的半导体器件的制造方法，通过在对层间介电层进行CMP之前对层间介电层的凸起区域进行离子注入处理，使得CMP处理时凸起区域的去除率在很大程度上得到提高，保证了 CMP工艺在使层间介电层平坦化之后可以自动停止，可以有效保证CMP工艺的均一性。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中:图1A为现有技术中半导体器件的制造方法步骤El形成的图形的剖视图；图1B为现有技术中半导体器件的制造方法步骤E2形成的图形的剖视图；图2A为本专利技术提出的的步骤a形成的图形的剖视图；图2B为本专利技术提出的步骤b形成的图形的剖视图；图2C为本专利技术提出的步骤c形成的图形的剖视图；图2D为本专利技术提出的步骤d形成的图形的剖视图；图2E为本专利技术提出的步骤e形成的图形的剖视图；图2F为本专利技术提出的步骤f形成的图形的剖视图；图3为本专利技术提出的的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：步骤S101：提供前端器件，在所述前端器件上形成包括凸起区域和凹陷区域的层间介电层；步骤S102：在所述层间介电层的凹陷区域的上方形成图形化的光刻胶；步骤S103：以所述图形化的光刻胶为掩膜对所述层间介电层进行离子注入，在所述凸起区域形成离子注入区；步骤S104：去除所述图形化的光刻胶；步骤S105：对所述层间介电层进行化学机械抛光，去除所述凸起区域，形成平坦化的层间介电层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤: 步骤SlOl:提供前端器件，在所述前端器件上形成包括凸起区域和凹陷区域的层间介电层； 步骤S102:在所述层间介电层的凹陷区域的上方形成图形化的光刻胶； 步骤S103:以所述图形化的光刻胶为掩膜对所述层间介电层进行离子注入，在所述凸起区域形成离子注入区； 步骤S104:去除所述图形化的光刻胶； 步骤S105:对所述层间介电层进行化学机械抛光，去除所述凸起区域，形成平坦化的层间介电层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述前端器件包括半导体衬底和形成于所述半导体衬底上的器件。3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤SlOl中，形成所述层间介电层的方法为化学气相沉积法或物理气相沉积法。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括:在所述前端器件上形成覆盖所述层间介电层的光刻胶，对所述光刻胶进行图形化，光刻去除所述...

【专利技术属性】
技术研发人员：邓武锋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31