基准电压产生电路制造技术

本发明专利技术提供基准电压产生电路，其即使存在制造工序偏差也具有平坦的温度特性。在半导体制造工艺结束后的半导体装置的电气特性的评价中，分别对3个单位基准电压产生电路（10）的基准电压VREF的温度特性进行评价。然后，从3个单位基准电压产生电路（10）中，仅选择具有最平坦的温度特性的单位基准电压产生电路（10）。只有此处选择出的单位基准电压产生电路（10）的熔断器（13～14）不被断开，而其他熔断器（13～14）被断开。因此，只有选择出的单位基准电压产生电路（10）工作，其他单位基准电压产生电路（10）不工作。

【技术实现步骤摘要】
基准电压产生电路
本专利技术涉及搭载于半导体装置并产生基准电压的基准电压产生电路。
技术介绍
近年来，在世界范围内销售并在各种环境下使用高功能的电子设备。例如，在极寒冷的大雪地带或位于赤道上的热带地域等中也在使用电子设备。电子设备需要在人类生活的几乎所有的温度环境下正常动作，因此要求搭载于电子设备的半导体装置的特性不会根据温度而变化。作为这种半导体装置的温度特性变差的原因之一，可以举出半导体装置内的基准电压产生电路产生的基准电压根据温度而变化。使用图4对现有的基准电压产生电路进行说明。基准电压产生电路由耗尽型NMOS晶体管（D型NMOS晶体管）91和增强型NMOS晶体管（E型NMOS晶体管）92构成。D型NMOS晶体管91的栅极与源极连接以作为恒流电路发挥功能，E型NMOS晶体管92以二极管方式进行连接。这些晶体管串联连接在电源端子与接地端子之间。D型NMOS晶体管91使恒定电流流过E型NMOS晶体管92。通过该恒定电流，在E型NMOS晶体管92的漏极产生基准电压VREF。此处，基准电压VREF成为由这些晶体管的阈值电压和尺寸决定的电压。在专利文献1中记载有如下内容：通过分别调整这些晶体管的尺寸，能够减小基准电压VREF的温度依赖性。专利文献1：日本特开昭59-200320号公报（图3和式（3））但是，在专利文献1所公开的基准电压产生电路中，由于半导体制造工艺所导致的制造工序偏差，晶体管的阈值电压产生偏差，存在基准电压VREF根据温度而变化这样的问题。
技术实现思路
本专利技术是鉴于上述问题而完成的，其课题在于，提供即使存在制造工序偏差也具有平坦的温度特性的基准电压产生电路。为了解决上述课题，本专利技术提供一种基准电压产生电路，其搭载于半导体装置中并产生基准电压，其特征在于，单位基准电压产生电路具有：耗尽型NMOS晶体管，其在栅极中掺杂有N型杂质，连接了栅极和源极并产生恒定电流；增强型NMOS晶体管，其在栅极中掺杂有P型杂质，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布，该增强型NMOS晶体管与所述耗尽型NMOS晶体管串联且以二极管方式进行连接；第一电流截止电路，其能够截止电流；以及第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间，按照对于每个单位基准电压产生电路而不同的沟道杂质分布，并联连接多个所述单位基准电压产生电路。在本专利技术中，即使存在由于半导体制造工艺而导致的制造工序偏差、且在基准电压产生电路中多个单位基准电压产生电路的基准电压分别变动，也仅选择具有最平坦的温度特性的单位基准电压产生电路而使其工作，因此基准电压产生电路能够具有平坦的温度特性。附图说明图1是示出本专利技术的一个实施方式的基准电压产生电路的图。图2是示出电流电路的图，（A）是示出变形前的电流电路的图，（B）是示出变形后的电流电路的图。图3是示出本专利技术的一个实施方式的基准电压产生电路的图。图4是示出现有的基准电压产生电路的图。图5是示出本专利技术的另一个实施方式的基准电压产生电路的图。标号说明10：单位基准电压产生电路；11：耗尽型NMOS晶体管（D型NMOS晶体管）；12：增强型NMOS晶体管（E型NMOS晶体管）；13、14：熔断器。具体实施方式下面，参照附图对本专利技术的实施方式进行说明。首先，使用图1对基准电压产生电路的结构进行说明。基准电压产生电路具有3个单位基准电压产生电路10。单位基准电压产生电路10具有耗尽型NMOS晶体管（D型NMOS晶体管）11、增强型NMOS晶体管（E型NMOS晶体管）12以及熔断器13～14。在基准电压产生电路中，3个单位基准电压产生电路10的电源端子分别与半导体装置的电源端子连接。3个单位基准电压产生电路10的接地端子分别与半导体装置的接地端子连接。也就是说，3个单位基准电压产生电路10并联连接在半导体装置的电源端子与接地端子之间。在单位基准电压产生电路10中，D型NMOS晶体管11的栅极、源极以及衬底电位经由熔断器14而与单位基准电压产生电路10的基准电压端子连接，漏极与单位基准电压产生电路10的电源端子连接。也就是说，D型NMOS晶体管11连接成作为恒流电路来发挥功能。E型NMOS晶体管12的栅极和漏极经由熔断器14而与单位基准电压产生电路10的基准电压端子连接，源极和衬底电位经由熔断器13而与单位基准电压产生电路10的接地端子连接。也就是说，E型NMOS晶体管12以二极管方式连接。另外，D型NMOS晶体管11、E型NMOS晶体管12以及熔断器13串联连接。接着，对基准电压产生电路的制造方法进行说明。在单位基准电压产生电路10中，在D型NMOS晶体管11和E型NMOS晶体管12双方的沟道中，在同一环境下掺杂相同量的相同杂质。也就是说，D型NMOS晶体管11和E型NMOS晶体管12具有相同的沟道杂质分布。然后，在双方的沟道上方形成由栅绝缘膜和多晶硅构成的栅电极。然后，在D型NMOS晶体管11的栅极中掺杂N型杂质，具有N型导电型。另外，在E型NMOS晶体管12的栅极中掺杂P型杂质，具有P型导电型。因此，在D型NMOS晶体管11和E型NMOS晶体管12中，虽然晶体管的类型为耗尽型和增强型而不同，但是针对栅绝缘膜下方的半导体衬底的沟道掺杂相同，因此器件特性也大致相同，器件特性的温度依赖性也大致相同。此处，在基准电压产生电路中设有3个单位基准电压产生电路10，但是3个单位基准电压产生电路10的沟道掺杂不同。也就是说，按照不同的沟道杂质分布来设置3个单位基准电压产生电路10。接着，对单位基准电压产生电路10的动作进行说明。在熔断器13～14未断开的情况下，D型NMOS晶体管11使恒定电流流过E型NMOS晶体管12。通过该恒定电流，在E型NMOS晶体管12的漏极产生基准电压VREF。在熔断器13～14断开的情况下，D型NMOS晶体管11不使恒定电流流过E型NMOS晶体管12。也就是说，单位基准电压产生电路10不工作。接着，对基准电压产生电路输出的基准电压VREF进行说明。在半导体制造工艺结束之后，对半导体装置的电气特性进行评价。此时，还分别对3个单位基准电压产生电路10的基准电压VREF的温度特性进行评价。或者，对分别设置于划刻线等中的3个单位基准电压产生电路10的代替物的温度特性分别进行评价。然后，从3个单位基准电压产生电路10中，仅选择具有最平坦的温度特性的单位基准电压产生电路10。只有此处选择出的单位基准电压产生电路10的熔断器13～14不被断开，而其他熔断器13～14被断开。也就是说，只有选择出的单位基准电压产生电路10工作，其他单位基准电压产生电路10不工作。由此，选择出的单位基准电压产生电路10输出的基准电压VREF成为基准电压产生电路输出的基准电压VREF。于是，即使存在由于半导体制造工艺而导致的制造工序偏差、且在基准电压产生电路中3个单位基准电压产生电路10的基准电压VREF分别变动，也仅选择具有最平坦的温度特性的单位基准电压产生电路10而使其工作，因此基准电压产生电路能够具有平坦的温度特性。另外，虽然设置有3个单位基准电压产生电路10，但是不限于此。另外，在由单位基准电压产生电路10的D型NMOS晶体管11实现的恒流电路中，在图1中使用图2的（A）的电路，恒流电路的输本文档来自技高网...

【技术保护点】
一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电路的特征在于，所述基准电压产生电路具有多个并联连接的单位基准电压产生电路，所述单位基准电压产生电路具有：恒流电路，其具有产生恒定电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管的栅电极与源极连接，其中，所述栅电极为N型导电型；增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述恒流电路串联且以二极管方式进行连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布；第一电流截止电路，其与所述恒流电路和所述增强型NMOS晶体管串联连接，能够截止电流；以及第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间，所述多个单位基准电压产生电路分别具有不同的沟道杂质分布。

【技术特征摘要】
2013.02.22 JP 2013-033602;2013.12.25 JP 2013-267691.一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电路的特征在于，所述基准电压产生电路具有多个并联连接的单位基准电压产生电路，所述单位基准电压产生电路具有：恒流电路，其具有产生恒定电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管的栅电极与源极连接，其中，所述栅电极为N型导电型；增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述恒流电路串联且以二极管方式进行连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布；第一电流截止电路，其与所述恒流电路和所述增强型NMOS晶体管串联连接，能够截止电流；以及第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间，所述多个单位基准电压产生电路分别具有不同的沟道杂质分布。2.根据权利要求1所述的基准电压产生电路，其特征在于，所述恒流电路将所述耗尽型NMOS晶体管的源极作为输出端子。3.根据权利要求1所述的基准电压产生电路，其特征在于，所述恒流电路还具有电流镜电路，所述恒流电路将所述电流镜电路的输出端子作为输出端子。4.根据权利要求1所述的基准电压产生电路，其特征在于，所述第一电流截止电路和第二电流截止电路是熔断器。5.根据权利要求1所述的基准电压产生电路，其特征在于，所述第一电流截止电路和第二电流截止电路是由MOS晶体管实现的开关。6.一种基准电压产生电路，其搭载于半...

【专利技术属性】
技术研发人员：吉野英生，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP