基准电压产生电路制造技术

本发明专利技术提供基准电压产生电路，其即使存在制造工序偏差也具有平坦的温度特性。在半导体制造工艺结束后的半导体装置的电气特性的评价中，分别对3个单位基准电压产生电路（10）的基准电压VREF的温度特性进行评价。然后，从3个单位基准电压产生电路（10）中，仅选择具有最平坦的温度特性的单位基准电压产生电路（10）。只有此处选择出的单位基准电压产生电路（10）的熔断器（13～14）不被断开，而其他熔断器（13～14）被断开。因此，只有选择出的单位基准电压产生电路（10）工作，其他单位基准电压产生电路（10）不工作。

【技术实现步骤摘要】
基准电压产生电路
本专利技术涉及搭载于半导体装置并产生基准电压的基准电压产生电路。
技术介绍
近年来，在世界范围内销售并在各种环境下使用高功能的电子设备。例如，在极寒冷的大雪地带或位于赤道上的热带地域等中也在使用电子设备。电子设备需要在人类生活的几乎所有的温度环境下正常动作，因此要求搭载于电子设备的半导体装置的特性不会根据温度而变化。作为这种半导体装置的温度特性变差的原因之一，可以举出半导体装置内的基准电压产生电路产生的基准电压根据温度而变化。使用图4对现有的基准电压产生电路进行说明。基准电压产生电路由耗尽型NMOS晶体管（D型NMOS晶体管）91和增强型NMOS晶体管（E型NMOS晶体管）92构成。D型NMOS晶体管91的栅极与源极连接以作为恒流电路发挥功能，E型NMOS晶体管92以二极管方式进行连接。这些晶体管串联连接在电源端子与接地端子之间。D型NMOS晶体管91使恒定电流流过E型NMOS晶体管92。通过该恒定电流，在E型NMOS晶体管92的漏极产生基准电压VREF。此处，基准电压VREF成为由这些晶体管的阈值电压和尺寸决定的电压。在专利文献1中记载有如下内容：通过分别调整这些本文档来自技高网...

【技术保护点】
一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电路的特征在于，所述基准电压产生电路具有多个并联连接的单位基准电压产生电路，所述单位基准电压产生电路具有：恒流电路，其具有产生恒定电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管的栅电极与源极连接，其中，所述栅电极为N型导电型；增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述恒流电路串联且以二极管方式进行连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布；第一电流截止电路，其与所述恒流电路和所述增强型NMOS晶体管串联连接，能够截止电流；以及第二电流截止电路，其设置在所述增强型NMOS晶体管...

【技术特征摘要】
2013.02.22 JP 2013-033602;2013.12.25 JP 2013-267691.一种基准电压产生电路，其搭载于半导体装置并产生基准电压，该基准电压产生电路的特征在于，所述基准电压产生电路具有多个并联连接的单位基准电压产生电路，所述单位基准电压产生电路具有：恒流电路，其具有产生恒定电流的耗尽型NMOS晶体管，该耗尽型NMOS晶体管的栅电极与源极连接，其中，所述栅电极为N型导电型；增强型NMOS晶体管，其具有P型导电型的栅电极，该增强型NMOS晶体管与所述恒流电路串联且以二极管方式进行连接，具有与所述耗尽型NMOS晶体管相同的沟道杂质分布；第一电流截止电路，其与所述恒流电路和所述增强型NMOS晶体管串联连接，能够截止电流；以及第二电流截止电路，其设置在所述增强型NMOS晶体管的漏极与基准电压端子之间，所述多个单位基准电压产生电路分别具有不同的沟道杂质分布。2.根据权利要求1所述的基准电压产生电路，其特征在于，所述恒流电路将所述耗尽型NMOS晶体管的源极作为输出端子。3.根据权利要求1所述的基准电压产生电路，其特征在于，所述恒流电路还具有电流镜电路，所述恒流电路将所述电流镜电路的输出端子作为输出端子。4.根据权利要求1所述的基准电压产生电路，其特征在于，所述第一电流截止电路和第二电流截止电路是熔断器。5.根据权利要求1所述的基准电压产生电路，其特征在于，所述第一电流截止电路和第二电流截止电路是由MOS晶体管实现的开关。6.一种基准电压产生电路，其搭载于半...

【专利技术属性】
技术研发人员：吉野英生，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP