一种半导体封装件及制造方法技术

本发明专利技术公开了一种半导体封装件及其制造方法，在半导体芯片顶面的预定义封装开口区形成至少一圈环绕封装开口区域中心的沟槽，以在进行压膜工艺发生封装胶体溢胶时，溢胶可沿沟槽扩散，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。

【技术实现步骤摘要】
一种半导体封装件及制造方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体封装件及其制造方法。
技术介绍
传统以引线框架为芯片承载件的半导体封装件，例如四方扁平式半导体封装件(QuadFlatPackage，QFP)或四方扁平无管脚式(QuadFlatNon-leaded，QFN)半导体封装件等，制作方式均是在一具有芯片座及多个管脚的引线框架上粘置半导体芯片，通过多条引线典型连接该芯片表面的焊垫与其对应的多条管脚，以封装胶体包覆该芯片及引线形成半导体封装件。针对不同的半导体芯片及其工作特性，现有技术中会对封装工艺进行一定的变化。典型的，针对压阻式压力传感器芯片，多采用QFN开口封装工艺，如图1所示，压阻式压力传感器芯片封装件包括具有芯片座11以及多个管脚12的引线框架、压阻式压力传感器芯片13以及封装胶体；其中，压阻式压力传感器芯片13下表面置于芯片座11之上，引线14一端连接压阻式压力传感器芯片13的焊盘(未示出)，另一端连接管脚12，使压阻式压力传感器芯片13与管脚电连接；封装胶体15包覆压阻式压力传感器芯片13及引线形成半导体封装件，且封装胶体15在压阻式压力传感器芯片13顶面形成一个开口16，暴露部分压阻式压力传感器芯片13，以便于压阻式压力传感器芯片13通过开口16散逸热量。但是，在实际的封装胶体的模压工序时，会出现封装胶体15向开口16溢胶的问题，如图1所示，由于封装胶体15具有一定的流动性，因此，会导致压阻式压力传感器芯片13暴露于开口16的部分表面出现溢胶15a，从而影响压阻式压力传感器芯片13通过开口16散逸热量，降低传感器的温度特性，并且由于溢胶的产生具有随机性，因此会导致批量生产的封装件一致性差。
技术实现思路
有鉴于此，本专利技术提供了一种半导体封装件及其制造方法，以提高传感器的温度特性，解决批量生产中的一致性问题。本专利技术采用的技术手段如下：一种半导体封装件的制造方法，包括：提供待封装半导体芯片，所述待封装半导体芯片的顶面具有预定义的封装开口区域；在所述待封装半导体芯片的顶面形成光敏涂覆层；对所述光敏涂覆层进行曝光显影，以在位于所述封装开口区域的所述光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；将待封装半导体芯片的底面设置于引线框架的芯片座；通过打线工艺将引线一端与所述待封装半导体芯片的焊盘键合，将引线另一端与所述引线框架的管脚键合；执行压膜工艺，以利用封装胶体包覆所述待封装半导体芯片及引线，并暴露预定义的封装开口区域。进一步，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。进一步，对所述光敏涂层进行曝光显影时，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。进一步，对所述光敏涂层进行曝光显影时，所述沟槽及导流槽底部均暴露所述待封装半导体芯片的顶面。本专利技术还提供了一种半导体封装件，包括半导体芯片、引线、引线框架以及封装胶体，所述半导体芯片的顶面预定义有封装开口区域，且在所述封装开口区域的半导体芯片的顶面形成有至少一圈环绕所述封装开口区域中心的沟槽；所述引线框架包括芯片座及管脚，所述半导体芯片的底面设置于所述芯片座；所述引线一端与所述半导体芯片的焊盘键合，另一端与所述管脚键合；所述封装胶体包覆所述半导体芯片及引线，并在半导体芯片顶面形成一个开口，所述开口暴露预定义的所述封装开口区域。进一步，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。进一步，对所述光敏涂层进行曝光显影时，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。进一步，所述沟槽及导流槽底部均暴露所述待封装半导体芯片的顶面。本专利技术所提供的半导体封装件及其制造方法，在半导体芯片顶面的预定义封装开口区形成至少一圈环绕封装开口区域中心的沟槽，以在进行压膜工艺发生封装胶体溢胶时，溢胶可沿沟槽扩散，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。附图说明图1为现有技术中QFN开口封装工艺结构示意图；图2为本专利技术半导体封装件制造方法流程图；图3a-3d为本专利技术半导体封装制造方法的流程结构示意图。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。本专利技术提供了一种半导体封装件的制造方法，如图2所示，包括：提供待封装半导体芯片，待封装半导体芯片的顶面具有预定义的封装开口区域；在待封装半导体芯片的顶面形成光敏涂覆层；对光敏涂覆层进行曝光显影，以在位于封装开口区域的光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；将待封装半导体芯片的底面设置于引线框架的芯片座；通过打线工艺将引线一端与待封装半导体芯片的焊盘键合，将引线另一端与引线框架的管脚键合；执行压膜工艺，以利用封装胶体包覆待封装半导体芯片及引线，并暴露预定义的封装开口区域。作为本申请一种半导体封装件的制造方法的典型实施例，如图3a-3d所示：首先，如图3a所示，提供待封装半导体芯片20，待封装半导体芯片的顶面具有预定义的封装开口区域A；在待封装半导体芯片20的顶面形成光敏涂覆层21，光敏涂覆层21的材料可以选用光刻胶；如图3b所示并参照图3a，对光敏涂覆层21进行曝光显影，以在位于半导体开口区域A的光敏涂覆21中形成至少一圈环绕待封装开口区域中心C的沟槽22；在本实施例中，每个沟槽22的形貌优选为矩形，多个沟槽22分别环绕封装开口区域中心C一圈，且多个沟槽22之间以封装开口区域中心C为中心点，由内向外彼此嵌套；在此基础上为了应对大量的溢胶，避免溢胶在沟槽22中分配不均，在本实施例中，如图3c所示，除最内侧沟槽22外，两相邻矩形沟槽之间形成导流槽22a，进一步，为了保证曝光显影后的光敏涂层21覆盖半导体芯片20顶面的面积，沟槽22及导流槽22a底部均暴露待封装半导体芯片20的顶面；如图3d所示，将待封装半导体芯片20的底面设置于引线框架的芯片座23；通过打线工艺将引线24一端与待封装半导体芯片的焊盘(未示出)键合，将引线24另一端与引线框架的管脚25键合；如图3d所示，执行压膜工艺，以利用封装胶体26包覆待封装半导体芯片20及引线24，并暴露预定义的封装开口区域A。在执行压膜工艺时，若封装胶体26产生溢胶，则溢胶首先会沿沟槽22发生扩散，若产生大量溢胶，则由导流槽22a进行导流，使沟槽22中的溢胶分配的更为均匀，并且由于最内侧沟槽中没有形成导流槽22a，因此，不会将多余的溢胶引入封装开口区域的中心位置，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。本专利技术还提供了一种根据上述方法制造的半导体封装件。采用本专利技术提供的半导体封装件及其制造方法，在半导体芯片顶面的预定义封装开口区形成至少一圈环绕封装开口区域中心的沟槽，以在进行压膜工艺发生封装胶体溢胶时，溢胶可沿沟槽扩散，有效的改变了溢胶的形貌，提高半导体封装件批量生产时的一致性的同时，降低溢胶对半导体封装件温度特性的不良影响。以上所述仅为本专利技术的较佳实本文档来自技高网...

【技术保护点】
一种半导体封装件的制造方法，其特征在于，包括：提供待封装半导体芯片，所述待封装半导体芯片的顶面具有预定义的封装开口区域；在所述待封装半导体芯片的顶面形成光敏涂覆层；对所述光敏涂覆层进行曝光显影，以在位于所述封装开口区域的所述光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；将待封装半导体芯片的底面设置于引线框架的芯片座；通过打线工艺将引线一端与所述待封装半导体芯片的焊盘键合，将引线另一端与所述引线框架的管脚键合；执行压膜工艺，以利用封装胶体包覆所述待封装半导体芯片及引线，并暴露预定义的封装开口区域。

【技术特征摘要】
1.一种半导体封装件的制造方法，其特征在于，包括：提供待封装半导体芯片，所述待封装半导体芯片的顶面具有预定义的封装开口区域；在所述待封装半导体芯片的顶面形成光敏涂覆层；对所述光敏涂覆层进行曝光显影，以在位于所述封装开口区域的所述光敏涂覆层中形成至少一圈环绕所述封装开口区域中心的沟槽；将待封装半导体芯片的底面设置于引线框架的芯片座；通过打线工艺将引线一端与所述待封装半导体芯片的焊盘键合，将引线另一端与所述引线框架的管脚键合；执行压膜工艺，以利用封装胶体包覆所述待封装半导体芯片及引线，并暴露预定义的封装开口区域。2.根据权利要求1所述的方法，其特征在于，所述沟槽的个数为多个，每圈所述沟槽的形貌为矩形，且多个所述沟槽之间以所述封装开口区域中心为中心点，由内向外彼此嵌套。3.根据权利要求2所述的方法，其特征在于，对所述光敏涂层进行曝光显影时，在由内向外彼此嵌套的所述沟槽中，除最内侧所述沟槽外，在两相邻的沟槽之间形成导流槽。4.根据权利要求3所述的方法，其特征在于，对所述光敏涂层进行曝光显影时，所述沟...

【专利技术属性】
技术研发人员：周刚，徐锋，代啸宁，
申请(专利权)人：无锡必创传感科技有限公司，北京必创科技有限公司，
类型：发明
国别省市：江苏;32