【技术实现步骤摘要】
【专利摘要】非易失性半导体存储装置以及半导体装置。能够在向非易失性存储元件进行数据写入之前，生成写入后的状态，提高微调的精度。具备向非易失性存储元件发送写入数据的写入数据发送电路、连接在非易失性存储元件与数据输出端子之间的第一开关、与写入数据发送电路的输出端子连接的第三开关以及控制各个开关的控制逻辑电路，控制逻辑电路进行这样的控制：当输入了测试模式信号时，仅使第一开关和第三开关导通，在向非易失性存储元件进行写入之前，将写入数据向数据输出端子输出。【专利说明】非易失性半导体存储装置以及半导体装置
本专利技术涉及非易失性半导体存储装置，尤其涉及读出非易失性半导体存储元件的数据的测试电路。
技术介绍
图5示出现有的非易失性存储元件数据写入以及读出电路。现有的非易失性存储元件数据写入以及读出电路具备PMOS型OTP元件500作为非易失性存储元件的一例，源极端子与PMOS晶体管530的漏极端子连接。PMOS晶体管530的源极端子与高电压侧电源供给端子VDD连接。读出电路510由PMOS晶体管511、NM0S晶体管512、锁存器513构成。数据输出端子DOUT与锁存器...
【技术保护点】
一种非易失性半导体存储装置，其具备：非易失性存储元件；数据输出端子，其输出所述非易失性存储元件的数据；锁存电路，其与所述数据输出端子连接，保持所述数据；写入数据发送电路，其向所述非易失性存储元件输出写入数据；第一开关，其连接在所述非易失性存储元件与所述数据输出端子之间；第二开关，其连接在所述数据输出端子与低电压侧电源供给端子之间；第三开关，其与所述写入数据发送电路的输出端子连接；第四开关，其连接在所述非易失性存储元件与高电压侧电源供给端子之间；以及控制逻辑电路，其控制所述各个开关，该非易失性半导体存储装置的特征在于，所述控制逻辑电路具备测试端子，所述控制逻辑电路进行如下控制...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：见谷真，渡边考太郎，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。