引线框架及QFN封装体制造技术

本实用新型专利技术涉及引线框架及QFN封装体。一种适于QFN封装的引线框架包括第一芯片座和相邻的第二芯片座、第一引脚阵列和第二引脚阵列。第一、第二引脚阵列配置为连接位于其各自近侧的第一、第二芯片座的电路。第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在曝露表面具有凹槽，该凹槽在去除连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1/3～2/3的范围之内，开口宽度在引脚宽度的1/4～2/3的范围之内，在引脚长度方向上延伸至1/6～1/2的范围之内。凹槽的该保留的部分在单独的芯片封装体中曝露在外，在表面贴装程序中，融化的焊料更容易沿凹槽浸润以使得表面贴装更为牢固。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术涉及引线框架及QFN封装体。一种适于QFN封装的引线框架包括第一芯片座和相邻的第二芯片座、第一引脚阵列和第二引脚阵列。第一、第二引脚阵列配置为连接位于其各自近侧的第一、第二芯片座的电路。第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在曝露表面具有凹槽，该凹槽在去除连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1/3～2/3的范围之内，开口宽度在引脚宽度的1/4～2/3的范围之内，在引脚长度方向上延伸至1/6～1/2的范围之内。凹槽的该保留的部分在单独的芯片封装体中曝露在外，在表面贴装程序中，融化的焊料更容易沿凹槽浸润以使得表面贴装更为牢固。【专利说明】引线框架及QFN封装体
本技术大体上涉及芯片封装，更具体地，涉及方形扁平无引脚(Quad FlatNo-lead, QFN)结构的封装。
技术介绍
QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露的焊盘，具有导热的作用，在大焊盘的封装外围有实现电气连接的导电焊盘。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热的通道，用于释放封装内的热量。通常，将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量
技术实现思路
本技术的一个主要目的在于提供一种新的引线框架方案，以进一步改善性倉泛。一个实施例公开了一种适于QFN封装的引线框架，其包括第一芯片座和相邻的第二芯片座、第一引脚阵列和第二引脚阵列。第一引脚阵列位于第一芯片座朝向第二芯片座的一侧，配置为连接位于第一芯片座的电路。第二引脚阵列位于所述芯片座朝向第一芯片座的一侧，配置为连接位于第二芯片座的电路。第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在第一引脚阵列和第二引脚阵列的曝露表面具有凹槽，该凹槽在去除连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1/3?2/3的范围之内，开口宽度在引脚宽度的1/4?2/3的范围之内，在引脚长度方向上延伸至1/6?1/2的范围之内。在一个实施例中，引线框架还包括位于所述第一引脚阵列和第二引脚阵列的端部的减薄突起。在另一个实施例中，引线框架中的连筋在引脚之间的桥接部分减薄。在再一个实施例中，引线框架的引脚阵列上凹槽可经由贴膜封闭。在又一个实施例中，引线框架的引脚阵列上凹槽的保留部分在引脚宽度方向上的最大宽度大于在引脚端部的开口宽度。一个实施例公开了一种QFN封装体，其包括:芯片座；引脚阵列，位于该芯片座的周围；芯片，固定于所述芯片座上，并且通过金属导线与所述引脚阵列电性连接；胶体，其覆盖所述芯片和金属导线，且至少部分地覆盖所述芯片座和引脚阵列；其中，所述引脚阵列中至少一引脚上具有在外边缘开口的凹槽，该凹槽的深度在引脚厚度的1/3?2/3的范围之内，开口宽度在引脚宽度的1/4?2/3的范围之内，在引脚长度方向上延伸至1/6?1/2的范围之内。一个实施例中，QFN封装体的引脚上的凹槽在引脚宽度方向上的最大宽度大于在引脚外边缘的开口宽度。一个实施例公开了一种形成QFN封装体的方法，该方法包括:形成引线框架。该引线框架包括:第一芯片座和相邻的第二芯片座；第一引脚阵列，其位于所述第一芯片座朝向所述第二芯片座的一侧，配置为连接位于所述第一芯片座的电路；第二引脚阵列，其位于所述第二芯片座朝向所述第一芯片座的一侧，配置为连接位于所述第二芯片座的电路；其中，所述第一引脚阵列和第二引脚阵列通过连筋连接在一起。该方法还包括:在所述第一引脚阵列和第二引脚阵列的曝露表面形成凹槽，该凹槽在去除所述连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1/3?2/3的范围之内，开口宽度在引脚宽度的1/4?2/3的范围之内，在引脚长度方向上延伸至1/6?1/2的范围之内。在一个实施例中，形成QFN封装体的方法，还包括步骤:在所述引线框架的曝露表面加膜；灌胶封装；切单去除所述连筋以形成QFN封装体。在另一个实施例中，形成QFN封装体的方法中的加膜步骤将所述凹槽封闭以与外界隔离，避免在灌胶封装过程中被污染。在又一个实施例中，形成QFN封装体的方法还包括:引脚之间的桥接部分减薄连筋。【专利附图】【附图说明】结合附图，以下关于本技术的优选实施例的详细说明将更易于理解。本技术以举例的方式予以说明，并非受限于附图，附图中类似的附图标记指示相似的元件。图1示出了适于QFN封装的引线框架的一个实施例的平面布局；图2A示出了适于QFN封装的引线框架的一个实施例的局部立体视图；图2B示出了图2A中的局部在去除连筋后的立体视图；图3示出了形成QFN封装体的一个实施例的方法流程图；图4示出了适于QFN封装的引线框架的一个实施例的局部平面布局；图5示出了适于QFN封装的引线框架的另一个实施例的局部平面布局；图6示出了适于QFN封装的引线框架的又一个实施例的局部平面布局；图7示出了适于QFN封装的引线框架的再一个实施例的局部平面布局；图8示出了适于QFN封装的引线框架的又一个实施例的局部平面布局；图9示出了一个QFN封装体的局部剖视图。【具体实施方式】附图的详细说明意在作为本技术的当前优选实施例的说明，而非意在代表本技术能够得以实现的仅有形式。应理解的是，相同或等同的功能可以由意在包含于本技术的精神和范围之内的不同实施例完成。如图1所示，一种适于QFN封装的引线框架10包括芯片座12所组成的阵列。各相邻芯片座12之间的引脚14的阵列通过连筋16连接在一起。连筋16互相连接形成网状结构，从而将引线框架连接成一个整体。芯片座12通过支撑杆13连接到框架上。应理解的是，包括图1在内的各附图仅意在示意性地示出芯片座12、引脚14的阵列、连筋16以及其他部件之间的相对位置关系，而非意在精确地显示各部件的尺寸比例。引线框架10适合与其他部件整体封装，封装后去除连筋16即可形成各个独立的QFN封装的芯片。图2A示出了一个引线框架中的两个相邻芯片座之间的局部结构的立体视图。如图所示，引脚14a的阵列和引脚14b的阵列通过连筋16连接在一起。图中未示出的两个相邻芯片座分别位于引脚14a阵列的近侧和引脚14b阵列的近侧。引脚14a阵列和引脚14b阵列分别配置为连接位于其各自近侧芯片座的电路(该电路一般是指用于封装的芯片，但是也可以包括一些被动元件等其他具有电性功能的部件)。连筋16在相邻引脚之间的桥接部分减薄。引脚14a的端部具有减薄的突起18a,引脚14b的端部具有减薄的突起18b。该突起有助于将引脚固定于封装体之内。每一个引脚14a和一个引脚14b对齐连通，在其曝露表面具有横跨于连筋两侧的凹槽17。连筋16的减薄部分、引脚端部的突起18、以及凹槽17可以是在制作引线框架时冲压成型的，也可以是在形成框架后再部分蚀刻而形成的；或者其中的一部分是冲压成型的，而另一部分是部分蚀刻形成的。图2B示出了图2A中的局部在去除连筋后的立体视图。在去除连筋16之后，引脚14a的阵列和引脚14b的阵列断开连接，而凹槽17在本文档来自技高网...

【技术保护点】
一种适于QFN封装的引线框架，其特征在于，该引线框架包括：第一芯片座和相邻的第二芯片座；第一引脚阵列，其位于所述第一芯片座朝向所述第二芯片座的一侧，配置为连接位于所述第一芯片座的电路；第二引脚阵列，其位于所述第二芯片座朝向所述第一芯片座的一侧，配置为连接位于所述第二芯片座的电路；其中，所述第一引脚阵列和第二引脚阵列通过连筋连接在一起，且在所述第一引脚阵列和第二引脚阵列的曝露表面具有凹槽，该凹槽在去除所述连筋后仍会部分保留，该凹槽的保留部分的深度在引脚厚度的1/3～2/3的范围之内，开口宽度在引脚宽度的1/4～2/3的范围之内，在引脚长度方向上延伸至1/6～1/2的范围之内。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭桂冠，
申请(专利权)人：苏州日月新半导体有限公司，
类型：新型
国别省市：江苏;32