存储器中的阈值电压补偿制造技术

通过阈值电压安置来控制电荷存储存储器中的阈值电压，以例如提供更可靠操作及减小例如相邻电荷存储元件及寄生耦合等因素的影响。相邻经编程“侵略者”存储器单元的阈值电压的预补偿或后补偿减小了快闪存储器系统中的阈值电压不确定性。使用具有例如查找表等数据结构的缓冲器提供了可编程阈值电压分布，此使得能够特制多电平单元快闪存储器中的数据状态的分布以例如提供更可靠操作。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】通过阈值电压安置来控制电荷存储存储器中的阈值电压，以例如提供更可靠操作及减小例如相邻电荷存储元件及寄生耦合等因素的影响。相邻经编程“侵略者”存储器单元的阈值电压的预补偿或后补偿减小了快闪存储器系统中的阈值电压不确定性。使用具有例如查找表等数据结构的缓冲器提供了可编程阈值电压分布，此使得能够特制多电平单元快闪存储器中的数据状态的分布以例如提供更可靠操作。【专利说明】存储器中的阈值电压补偿优先权申请本申请案主张2011年8月26申请的第13 / 219，439号美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术介绍
各种计算机系统及电子装置使用不具易失性或在断电时不丢失其已存储的数据的存储器。这些非易失性存储器可经重新编程、读取及电擦除，且非常适合于存储数据，例如数字音频播放器中的音乐、数码相机中的图片及蜂窝式电话中的配置数据。此类存储器包含通常被称为快闪存储器(如此命名的部分原因为:在其被重新编程之前使用快闪操作来擦除数据块的内容)的装置，且在供消费者使用时被封装在例如紧凑快闪存储器卡、USB快闪存储器驱动器及其它此类装置等产品中。快闪存储器包括许多单元，其中每一者通常存储单个二进制数字或单个位的信息。典型快闪存储器单元包括场效晶体管，其具有电隔离电荷存储结构(例如浮动栅极或电荷陷阱)，所述电荷存储结构控制所述存储器单元的源极区与漏极区之间的导电。由存储于所述电荷存储结构上的电荷及所述源极区与漏极区之间所观测的所得导电率变化表示数据。电荷存储结构使控制栅极与存储器单元的源极及漏极区分离。存储于电荷存储结构上的电子与控制栅极绝缘且漏极及源极因绝缘氧化层而部分地抵消或修改由控制栅极产生的电场，从而导致存储器单元的有效阈值电压(Vt)的变化。当通过将指定电压置于控制栅极上而读取存储器单元时，装置的源极与漏极之间的电阻抗将根据电荷在电荷存储结构上的存在及存储器单元的有效Vt或阈值电压而允许或不允许电流流动。可感测超过阈值电平的电流的存在或不存在且使用其来确定存储器单元的编程状态，从而导致特定数据值(例如I或O值)被读取。一些快闪存储器单元可通过在编程及读取快闪存储器单元时使用多个阈值电压而每单元存储单个位以上的信息，且所述快闪存储器单元通常被称为多电平存储器单元。例如，具有三个不同阈值电压的多电平存储器单元可被编程为处于四个状态中的任何者，借此每单元存储双位的数据且使可存储于存储器单元中的数据量加倍。存储器单元通常布置成行及列的二维阵列，其中行经由存取线(通常被称为字线)而耦合且列经由数据线(通常被称为位线)而耦合。在数据读取及写入功能期间使用字线及位线以选择某些存储器单元用于读取或选择字及位用于写入或编程。在此类读取及写入功能期间，例如以下每一者的因素可导致位线与字线之间的无用耦合或干扰:感应电场或磁场、电容性耦合及导体的有限电阻以及绝缘体。存储器单元本身进一步经受耦合到存储器单元的位线及字线的电阻及电容以进行适当操作及与存储器控制器的通信。装置特征(例如电荷存储结构与导电区(介于源极与漏极之间)之间的氧化物层厚度的变动)也可导致此存储器单元的阈值电压及其它操作参数的变动。另外，存储器阵列中的存储器单元的紧密物理接近可导致电荷存储结构之间的耦合，从而进一步影响存储器单元的操作。例如这些的因素可在每存储器单元具有多于一个阈值电压的多电平快闪存储器中起更大作用，这是因为不同数据状态之间的差异随不同状态的数目增加而变得更难准确辨别。【专利附图】【附图说明】图1为可用以实践本专利技术的一些实施例的典型非易失性存储器单元的横截面图。图2为根据本专利技术的一些实例实施例的NAND快闪存储器配置中的一串典型非易失性存储器单元的示意图。图3为根据本专利技术的一些实例实施例的电压斜坡驱动的非易失性存储器的示意图。图4展示根据本专利技术的一些实例实施例的非易失性存储器单元阵列的阈值电压分布及对应硬状态读取数据。图5为展示根据本专利技术的一些实例实施例的使用硬状态及软状态数据来确定存储器单元读取操作的输出的表。图6为展示根据本专利技术的一些实例实施例的基于相邻侵略者编程存储器单元的数目的软位确定的表。图7为展示根据本专利技术的一些实例实施例的耦合到多位缓冲器的存储器的偶数页及奇数页的示意图。图8为展示根据本专利技术的一些实例实施例的使用多位缓冲器来存储硬及软存储器状态数据的框图。图9为根据本专利技术的一些实例实施例的多电平非易失性存储器系统的框图。图10为根据本专利技术的一些实例实施例的非易失性存储器单元及相邻侵略者非易失性存储器单元的简图。图11为说明根据本专利技术的一些实例实施例的使用软状态侵略者编程数据来减小经编程非易失性存储器单元中的阈值电压变动的阈值电压图。图12为根据本专利技术的一些实例实施例的非易失性存储器单元及相邻侵略者非易失性存储器单元的示意图。图13为根据本专利技术的一些实例实施例的数字信号斜坡的非易失性存储器的示意图。图14为根据本专利技术的一些实例实施例的包含转换表从而实现可编程阈值电压的数字信号斜坡的非易失性存储器的示意图。【具体实施方式】在本专利技术的实例实施例的以下详细描述中，借助图式及说明而参考本专利技术的特定实例实施例。足够详细地描述这些实例以使所属领域的技术人员能够实践本专利技术，且这些实例用来说明本专利技术可如何应用于各种用途或实施例。存在本专利技术的其它实施例且所述实施例处在本专利技术的范围内，且可在不背离本专利技术的标的物或范围的情况下做出逻辑、机械、电性及其它变化。本文中所述的本专利技术的各种实施例的特征或限制(不管对其中并入所述特征或限制的实例实施例如何重要)不限制本专利技术的其它实施例或整个专利技术，且对本专利技术、其元件、操作及应用的任何参考不限制整个专利技术且仅用来界定这些实例实施例。因此，以下详细描述不限制仅由所附权利要求书界定的本专利技术的各种实施例的范围。图1说明典型非易失性存储器单元的实例，其与电可擦除可编程存储器(EEPROM)共享基本结构。源极101及漏极102形成于衬底103 (例如P型半导体材料)上。在一些实施例中，源极、漏极及衬底由具有以下掺杂剂的硅形成:具有五价电子的掺杂剂(例如磷、砷或锑)，其增大硅中的电子浓度；或具有三价电子的掺杂剂(例如硼、镓、铟或铝)，其增大空穴浓度。通常添加少量受控量的掺杂剂以在半导体材料中产生所要空穴或电子浓度，如果过剩电子存在于例如源极101及漏极102中，那么导致η型材料，且如果过多空穴存在于例如衬底材料103中，那么导致P型材料。使用绝缘体材料(例如二氧化硅(Si02))来形成绝缘层104，绝缘层104已在其内嵌入电荷存储结构(例如由导体(例如金属或导电多晶硅)制成的浮动栅极105)及类似地由导电材料形成的控制栅极106。浮动栅极105未直接电耦合到存储器单元的另一导电元件，而是在绝缘材料104中“浮动”。具有受控厚度(例如10纳米)的薄绝缘层使浮动栅极与源极101与漏极102之间的P型衬底材料103的区分离。在操作中，浮动栅极105因其与存储器单元的其它组件电隔离而能够存储电荷。可经由被称为福勒-诺得汉(Fowler-Nordheim)穿隧的穿隧过程而在浮动栅极105上执行电荷电平的编程或擦除，其中电子穿隧通过使浮动栅极105与衬底103分离的氧化物层。基于存储器单元的布置或用以执本文档来自技高网...

【技术保护点】
一种操作存储器的方法，其包括：确定在物理上接近于待读取的单元的至少一个侵略者非易失性存储器单元的数据状态；确定所述待读取的单元的阈值电压；及至少部分基于所述确定的阈值电压及所述潜在侵略者存储器单元的所述确定的数据状态而确定读取操作的输出。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：维奥兰特·莫斯基亚诺，托马索·瓦利，乔瓦尼·纳索，维沙尔·萨林，威廉·亨利·拉德克，西奥多·T·皮耶克尼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：无