一种全印制电路板及其制造方法技术

本发明专利技术涉及印制电路板技术领域，尤其涉及一种全印制电路板及其制造方法，以解决全印制电子技术印制电路板存在形成导电线路和图形精度不高，且对导电油墨要求较高的问题。本发明专利技术实施例的方法包括将至少两个含有导体图形的基片进行叠板和压合处理，形成多层全印制电路板的方法；或将含有导体图形的基片、绝缘性基材和保护膜进行叠板和压合处理，在绝缘性基材的表面制作至少一个凹槽，并在部分或全部凹槽处制作盲孔，在凹槽和盲孔处填充导电油墨，形成多层全印制电路板的方法；避免了全印制电子技术印制电路板形成导电线路和图形精度不高，且对导电油墨要求较高的问题，提高了多层全印制电路板的导电线路和图形精度，降低了对导电油墨的要求。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及印制电路板
，尤其涉及，以解决全印制电子技术印制电路板存在形成导电线路和图形精度不高，且对导电油墨要求较高的问题。本专利技术实施例的方法包括将至少两个含有导体图形的基片进行叠板和压合处理，形成多层全印制电路板的方法；或将含有导体图形的基片、绝缘性基材和保护膜进行叠板和压合处理，在绝缘性基材的表面制作至少一个凹槽，并在部分或全部凹槽处制作盲孔，在凹槽和盲孔处填充导电油墨，形成多层全印制电路板的方法；避免了全印制电子技术印制电路板形成导电线路和图形精度不高，且对导电油墨要求较高的问题，提高了多层全印制电路板的导电线路和图形精度，降低了对导电油墨的要求。【专利说明】
本专利技术涉及印制电路板
，尤其涉及。
技术介绍
在电子产品趋于多功能复杂化的前提下，集成电路元件的接点距离随之缩小，信号传送的速度则相对提高，随之而来的是接线数量的提高、点间配线的长度局部性缩短，这些就需要应用高密度线路配置及微孔技术实现，因此全印制电子技术应运而生。全印制电子技术(Print Full Electronic Technology)是指采用快速、高效和灵活的数字喷墨打印技术在基板(无导体)上面形成导电线路和图形，或形成整个印制电路板的过程。全印制电子技术印制电路板的过程是利用超级喷墨打印机把金属纳米油墨喷印到基板上形成平面的线路层，然后在这个层平面上喷印连接凸块，用于层间连接，再形成层间的绝缘层，然后再在绝缘层上形成第二层的线路，依此类推，便可形成所需层数的多层线路板，即全印制电子的PCB。但全印制电子技术印制电路板存在一些缺陷，由于电路板上接线数量较多，线与线之间间隔较小，全印制电子技术印制电路板采用喷墨打印的方法形成导电线路和图形，图形精度不高，易出现短路等现象；另外，印制电路板需使用金属纳米级油墨，要求油墨要与基板表面保持一定的接触角，即油墨本身要有一定大小的表面张力，因此，对导电油墨要求较高。因此，全印制电子技术印制电路板存在形成导电线路和图形精度不高，且对导电油墨要求较高的问题。
技术实现思路
本专利技术实施例提供，以解决全印制电子技术印制电路板存在形成导电线路和图形精度不高，且对导电油墨要求较高的问题。本专利技术实施例提供了一种全印制电路板的基片的制造方法，包括:在绝缘性基材的上表面和下表面预贴合保护膜；在绝缘性基材的上表面和/或下表面制作至少一个凹槽，并在部分或全部凹槽处制作通孔；在凹槽和通孔处填充导电油墨；去除绝缘性基材表面预贴合保护膜，形成含有导体图形的基片。本专利技术实施例提供了一种利用全印制电路板的基片制造全印制电路板的方法，包括:将至少两个含有导体图形的基片进行叠板和压合处理，形成多层全印制电路板；其中，多层全印制电路板的上表面和下表面都含有凹槽，且任意相邻两个含有导体图形的基片相接处的表面含有凹槽，且每个含有导体图形的基片通孔进行叠板和压合处理后形成多层全印制电路板的叠合导通孔。本专利技术实施例提供了一种利用全印制电路板的基片制造全印制电路板的方法，包括:按照含有导体图形的基片、绝缘性基材和保护膜的顺序进行叠板和压合处理，其中含有导体图形的基片是上、下表面都含有凹槽的导体图形的基片，且含有导体图形的基片中与绝缘性基材接触的表面是上表面和/或下表面；在绝缘性基材的表面制作至少一个凹槽，并在部分或全部凹槽处制作盲孔；在凹槽和所述盲孔处填充导电油墨，去除绝缘性基材表面预贴合的保护膜，形成多层全印制电路板。本专利技术实施例提供了一种单层全印制电路板的制作方法，包括:在绝缘性基材的需要制作凹槽的表面预贴合保护膜，并在预贴合保护膜的表面制作至少一个凹槽；在凹槽处填充导电油墨；去除绝缘性基材表面预贴合保护膜，形成单层全印制电路板。本专利技术实施例提供了一种多层全印制电路板，包括:至少一个含有导体图形的基片；其中，该多层全印制电路板的上表面和下表面都含有凹槽，在部分或全部的凹槽处含有通孔，任意两个相邻的含有导体图形的基片相接处的表面含有凹槽；凹槽和所述通孔中填充有导电油墨。本专利技术实施例提供了一种全印制电路板的基片，包括:在绝缘性基材的上表面和/或下表面至少含有一个凹槽，并在部分或全部凹槽处含有通孔；在凹槽和通孔处填充有导电油墨。本专利技术实施例提供了一种单层全印制电路板，包括:一个绝缘性基材，在该绝缘性基材上含有至少一个凹槽，在凹槽内填充有导电油墨。本专利技术实施例通过采用将所需数量的含有导体图形的基片进行叠板和压合处理，形成多层全印制电路板的方案，避免了全印制电子技术印制电路板形成导电线路和图形精度不高，且全印制电子技术印制电路板对导电油墨要求较高的问题，提高了多层全印制电路板的导电线路和图形精度，降低了对导电油墨的要求。【专利附图】【附图说明】图1为本专利技术实施例中一种全印制电路板的基片的制造方法的流程示意图；图2A为本专利技术实施例中单面含有导体图形的基片的制造方法的流程示意图；图2B为本专利技术实施例中单面含有导体图形的基片的制造方法的过程示意图图3A为本专利技术实施例中双面含有导体图形的基片的制造方法的流程示意图；图3B为本专利技术实施例中双面含有导体图形的基片的制造方法的过程示意图图4为本专利技术实施例中印刷导电油墨的具体过程示意图；图5为本专利技术实施例中采用层压法制造多层全印制电路板方法的流程示意图；图6A为本专利技术实施例中第一种层压法制造4层全印制电路板的过程示意图；图6B为本专利技术实施例中第二种层压法制造4层全印制电路板的过程示意图；图6C为本专利技术实施例中第三种层压法制造4层全印制电路板的过程示意图；图6D为本专利技术实施例中第四种层压法制造4层全印制电路板的过程示意图；图7为本专利技术实施例中采用积层法制造多层全印制电路板方法的流程示意图；图8A为本专利技术实施例中采用积层法制造4层全印制电路板方法的流程示意图；图SB为本专利技术实施例中采用积层法制造4层全印制电路板方法的过程示意图；图9A为本专利技术实施例中一种单层全印制电路板的制作方法的流程示意图；图9B为本专利技术实施例中一种单层全印制电路板的制作方法的过程示意图；图10为本专利技术实施例中4层全印制电路板的结构示意图；图11为本专利技术实施例中一种全印制电路板的基片的结构示意图；图12为本专利技术实施例中一种全印制电路板的结构示意图；图13为本专利技术实施例中单层全印制电路板的结构示意图。【具体实施方式】本专利技术实施例采用将至少两个含有导体图形的基片进行叠板和压合处理，形成多层全印制电路板的方法；或按照含有导体图形的基片、绝缘性基材和保护膜的顺序进行叠板和压合处理，在绝缘性基材的表面制作至少一个凹槽，并在部分或全部凹槽处制作盲孔，在凹槽和所述盲孔处填充导电油墨，去除绝缘性基材表面预贴合的保护膜，形成多层全印制电路板的方法制作多层全印制电路板；避免了全印制电子技术印制电路板形成导电线路和图形精度不高，且全印制电子技术印制电路板对导电油墨要求较高的问题，提高了多层全印制电路板的导电线路和图形精度，降低了对导电油墨的要求。下面结合说明书附图对本专利技术实施例作进一步详细描述。如图1所示，为本专利技术实施例一种全印制电路板的基片的制造方法，包括下列步骤:步骤101:在绝缘性基材的上表面和下表面预贴合保护膜；步骤102:在绝缘性基材的上表面和/或下表面制作至少一个凹槽，并在部分或全部凹槽处制作通孔；步本文档来自技高网...

【技术保护点】
一种全印制电路板的基片的制造方法，其特征在于，该方法包括：在绝缘性基材的上表面和下表面预贴合保护膜；在绝缘性基材的上表面和/或下表面制作至少一个凹槽，并在部分或全部凹槽处制作通孔；在所述凹槽和所述通孔处填充导电油墨；去除绝缘性基材表面预贴合保护膜，形成含有导体图形的基片。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄勇，陈正清，朱兴华，苏新虹，
申请(专利权)人：北大方正集团有限公司，珠海方正科技高密电子有限公司，珠海方正印刷电路板发展有限公司，
类型：发明
国别省市：