制作晶体管的方法技术

揭示一种制作晶体管的方法(图3A到3F)。所述方法包括在衬底(300)的面处形成电介质层(306)以及在所述电介质层上形成栅极(312)。在所述衬底中在所述栅极附近植入(316)源极和漏极区(310)。在所述栅极中植入(318)非晶区以形成非晶区。在所述栅极附近形成应力产生层(332)。对所述栅极进行退火以使所述非晶区再结晶。

【技术实现步骤摘要】
【专利摘要】揭示一种(图3A到3F)。所述方法包括在衬底(300)的面处形成电介质层(306)以及在所述电介质层上形成栅极(312)。在所述衬底中在所述栅极附近植入(316)源极和漏极区(310)。在所述栅极中植入(318)非晶区以形成非晶区。在所述栅极附近形成应力产生层(332)。对所述栅极进行退火以使所述非晶区再结晶。【专利说明】
本专利技术大体涉及通过互补金属氧化物半导体(CMOS)工艺中的植入诱发多晶硅非晶化实现的应力记忆技术。
技术介绍
半导体集成电路特征大小的缩小已经将更多的挑战置于半导体集成电路处理。明确地说，高装填密度与产率之间的平衡要求经微调的制造工艺。近来的工艺进展包含在P沟道和η沟道互补金属氧化物半导体(CMOS)两种电路、金属栅极替换以及例如氮氧化硅(SiON)等复合栅极电介质材料中的各种应力记忆技术(SMT)。一种这样的SMT由堪纳斯基(Kanarsky)等人揭示(第7，968，915号美国专利)。图1说明了具有栅极32的两个η沟道场效晶体管34 (NFET)以及具有栅极31且形成于η型井12中的一个ρ沟道场效晶体管34(PFET)，图1是堪纳斯基(Kanarsky)等人的图10的复制。每一晶体管包含相应的栅极电介质30、源极/漏极区36/35，以及沟道区38/37。晶体管形成于ρ型衬底8/10上且通过隔离区20分开。堪纳斯基(Kanarsky)等人揭示了单独地遮蔽以及处理NFET和PFET晶体管，以分别提供张应力和压应力，如箭头所示。然而，此类处理可能会不利地影响其它工艺参数，如将详细论述的。因此，需要不会不利地影响其它工艺参数的工艺兼容的应力记忆技术(SMT)。
技术实现思路
在本专利技术的优选实施例中，揭示一种。所述方法包括在衬底的面处形成电介质层。在所述电介质层上形成栅极。在所述栅极附近植入源极和漏极区。对所述栅极进行植入以形成非晶区。在所述栅极附近形成应力产生层。对所述栅极进行退火以使所述非晶区再结晶。【专利附图】【附图说明】图1是在处理期间现有技术的半导体的截面图；图2是本专利技术的金属氧化物场效晶体管(MOSFET)的截面图；图3Α到图3F说明根据本专利技术的第一实施例的SMT的工艺流程；图4说明本专利技术的替代实施例；图5说明随应变而变的MOSFET的模拟迁移率增益；以及图6说明随植入能量而变的锗(Ge)在多晶硅栅极中的模拟植入深度。【具体实施方式】本专利技术的优选实施例提供了与现有技术相比应力记忆技术(SMT)的大量优点。现在参考图5，图中展示了随应变(以GPa计)而变的金属氧化物半导体场效晶体管(MOSFET)的模拟迁移率增益。该图展示了随着应变从O增加到20GPa为12%的大致线性的迁移率增益。在此处以及在以下论述中，应力和应变可互换使用，来指示平行于电流方向的MOSFET沟道中的张应力或压应力。本案专利技术人已经针对32nm和54nm的MOSFET沟道长度研究了具有工艺变化的SMT。将锗用作栅极非晶植入物质，其中植入能量作为参数且剂量为5el4A/cm2。图6是在每一植入能量下的植入深度和对应的非晶深度的模拟。在此，多晶硅栅极是70nm厚且形成于下伏栅极氧化物上。举例来说，在15keV的植入能量下，植入深度约28nm。对于20keV的植入能量，植入深度约40nm。对于25keV的植入能量，植入深度约53nm。工艺变化显示，具有25keV植入能量的装置的栅极氧化物击穿情况糟于15keV或20keV下的情况。专利技术人认为高斯植入分布的尾部可能会损坏栅极氧化物，从而导致稍低的栅极氧化物完整性(GOI)。此外，25keV晶体管的晶体管迁移率并没有明显好于15keV和20keV下的情况。因此，避免栅极氧化物中15nm内的非晶植入是有利的。为此，本专利技术的实施例旨在将非晶区限制在多晶硅栅极的上80%。在本专利技术的一个实施例中，这是通过将平均植入深度限制在多晶硅栅极的上60%来实现。现在转到图2，所示为本专利技术的金属氧化物半导体场效晶体管(MOSFET)的截面图。在此处以及在以下论述中，图式说明简化的制作工艺流程而非特定电路。图式不按比例绘制，并且相同参考数字用以表示类似特征。通过举例，MOSFET被假定为η沟道，但在本专利技术的替代实施例中也可以为P沟道，如以下论述中将显而易见的。MOSFET形成于ρ型衬底200上处在浅沟槽隔离区202之间。MOSFET包含栅极区212、侧壁隔片204、栅极电介质206、轻掺杂扩散208以及源极/漏极区210。箭头220表示到栅极区212中的非晶植入。在本专利技术的优选实施例中，锗(Ge)有利地用于植入，因为它是IV族元素、稍大于硅(Si)原子，并且相对来说电荷中性。在本专利技术的替代实施例中，砷(As)也可以用于η沟道装置，或者锗(Ge)用于ρ沟道装置。本案专利技术人已经确定非晶植入深度X应有利地从栅极的上表面延伸到栅极高度Y的0.55到0.75倍的范围内。这些值分别大致对应于在15keV与25keV之间的Ge植入能量。现在参考图3A到图3F，诸图所示为根据本专利技术的第一实施例的简化的工艺流程。未展示浅沟槽隔离(STl)区，以便更清楚地说明本专利技术。图3A说明了 P型半导体衬底300。栅极电介质层306形成于衬底300上，且可为二氧化硅、氮化硅或复合电介质，如此项技术所熟知的。大约70nm高的栅极层311形成于栅极电介质层306上。栅极层311优选为多晶硅，且可包括任何其它合适的多晶材料。在图3B处，对栅极层311和栅极电介质层306进行图案化和蚀刻，以形成晶体管栅极312。施加轻掺杂植入314以在衬底中邻近栅极处形成轻掺杂区308。所述轻掺杂区优选为磷(P)或砷(As)。在图3C处，邻近栅极312形成侧壁隔片304。所述侧壁隔片优选地通过氮化硅沉积和随后的各向异性蚀刻来形成。在栅极附近通过离子植入316形成重掺杂源极/漏极区310。源极/漏极区310优选为磷(P)或砷(As)。在图3D处，对栅极312和源极/漏极区310施加非晶植入318。在本专利技术的优选实施例中，对于在栅极的上60 %中的平均植入深度，以5el4A/cm2的剂量以及大约20keV的能量植入锗(Ge)。如先前所论述，这样会产生从栅极312的上表面到栅极的上60%中栅极高度的大约0.55到0.75的深度的非晶硅区。在图3E处，电介质层330形成于栅极和源极/漏极区上。电介质层330优选为硅玻璃，例如硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)或磷硅玻璃(PSG)，且可具有在5nm到50nm的范围内的厚度。在电介质层330上通过化学气相沉积将应力产生层332形成到在30nm到120nm的范围内的厚度。应力产生层332优选为氮化硅膜以产生在300MPa到3GPa的范围内的张应力。接着使晶体管和栅极区经受1000°C到1100°C的高温退火，以使栅极312和源极/漏极310的非晶区再结晶。在图3F处，通过湿式蚀刻和干式蚀刻的组合中的湿式蚀刻或干式蚀刻来移除应力产生层332。再结晶的栅极312和源极/漏极区310在平行于电流方向的晶体管沟道区中维持张应力340。本专利技术在维持张应力以及如先前所论述的经改进的迁移率方面非常有利。植入318在栅极的上60%中产生对于应力记忆来说最佳的非晶栅极区，所述非晶栅极区可与本文档来自技高网...

【技术保护点】
一种制作晶体管的方法，其包括：在衬底的面处形成电介质层；在所述电介质层上形成栅极；在所述衬底中在所述栅极附近植入源极和漏极区；以所述栅极的上60％中的平均植入深度对所述栅极进行植入，以形成非晶区；在所述栅极附近形成应力产生层；以及对所述栅极退火。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔尹升，沙申科·苏雷夏钱德拉·埃克博特，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US