本发明提供一种集成电路以及感测电流且提供数字输出的方法。该集成电路包含：存储器单元阵列，包含多个位线及多个字线；感测电路，被配置为在选定位线中的各不相同的位线上感测第一电流与第二电流之间的差，且根据差产生选定位线的输出；以及全域计数器，...

本公开提供了一种集成电路及其操作方法。三维与非门存储器内搜索的高阶用于接收应用于非易失性三维存储器阵列的选择线及字线的搜索。搜索字元沿着三维与非存储器的位线方向呈现于三维与非存储器。字元的每个字符包括一些数字，每个数字匹配于三维与非存储...

本公开提供了一种控制装置及其控制方法。该控制装置用于控制存储装置的操作。其中存储装置包括多个存储区块，各存储区块包括多个存储单元，各存储单元储存位数据。控制装置包括：处理器，用于根据各存储单元的擦除计数将这些存储单元分类为多个群组，群组...

本公开提供一种存储器系统及其操作方法。操作方法包含：输入追踪数据至一追踪阵列；依据追踪数据，通过追踪阵列中的多个追踪单元行产生多个追踪逻辑值；计数追踪逻辑值以产生一加总值；依据加总值调整一感测装置的一感测时间；通过一计算阵列执行一计算操...

本公开提供一种存储器装置以及用于存储器装置的操作方法。存储器装置包括存储器阵列以及控制电路。存储器阵列包括多个存储器区块，所述多个存储器区块各例如是三维NAND快闪存储器区块。存储器装置提供一种高性能、大容量的存储介质。控制电路提供第一...

一种储集装置，包括第一晶体管与第二晶体管。第一晶体管的栅极耦接于写入字线，第一晶体管的漏极耦接于写入位线。第二晶体管的源极耦接于读取源极线，第二晶体管的漏极耦接于读取位线。第二晶体管的栅极耦接于第一晶体管的源极。储存节点，位于第二晶体管...

本发明是一种存储器装置的校准设备及其校准方法。存储器装置可为具备高容量及高性能的三维NAND闪存(3D NAND flash)。校准设备包括阻抗、强臂比较器、逻辑电路及校准控制器。阻抗用以产生比对电压。强臂比较器包括差动输入对及锁存器。...

本发明是一种存储器元件，包括堆叠结构、停止层、介电层、至少一分隔墙以及导体插头。堆叠结构位于基底上方。堆叠结构具有开口，裸露出堆叠结构的阶梯结构。第一停止层至少覆盖阶梯结构以及所述开口的多个侧壁的至少一部分。介电层填充于开口中，覆盖第一...

本发明是一种存储器结构，包括存储器阵列。存储器阵列为包括六个子区块的区块。存储器阵列包括多个串选择线部与多个接地选择线部。多个串选择线部沿第一方向排列。每个串选择线部位于对应的子区块中。多个接地选择线部沿第一方向排列。每个接地选择线部只...

本发明是一种工作周期校正方法及装置，适于在三维与非闪存(3D NAND flash)等高容量、高性能的半导体产品中，利用工作周期调整器校正时钟信号的工作周期。该方法是先利用工作周期调整器调整时钟信号的工作周期，并将调整后时钟信号输入储存...

本公开提供了一种半导体元件，包括基底、多个存储器阵列以及多个电容器。基底包括多个存储器阵列区，每一所述存储器阵列区包括多个存储器区块与多个虚拟区块，所述多个虚拟区块位于所述多个存储器区块的边缘。多个存储器阵列，设置于所述多个存储器区块之...

提供一种半导体元件，包括基底、第一元件结构层、内连线结构层、第二元件结构层、图案结构、第一保护环以及第二保护环。第一元件结构层设置于基底上。内连线结构层设置于第一元件结构层上，且与第一元件结构层电性连接。内连线结构层包括位于内连线结构层...

本公开提供一种存储器装置的操作方法以及存储器系统。其中存储器装置的操作方法包括进行以下操作：施加读取电压至多个已写入的存储器页面中的被选择的存储器页面。施加第一通过电压至多个已写入的存储器页面中的未被选择的存储器页面。施加第二通过电压至...

本发明提供一种工作周期校正方法及工作周期校正系统，用于在三维与非门快闪存储器(3D NAND flash)等高容量、高性能的半导体产品中，利用工作周期校正电路校正时钟信号的工作周期。此方法包括下列步骤：对工作周期校正电路执行训练以校正时...

本公开提供了一种存储器元件。该存储器元件包括：基底、内连线结构、阶梯结构、介电层以及停止结构。内连线结构位于所述基底上方，阶梯结构位于所述内连线结构上方，介电层位于所述内连线结构上方，且覆盖所述阶梯结构。停止结构位于所述内连线结构与所述...

本公开提供了一种存储器元件，该存储器元件包括：停止结构、堆叠结构以及分隔墙。停止结构位于基底上方；堆叠结构位于所述停止结构上，其中所述堆叠结构包括交替的多个绝缘层与多个导体层；分隔墙在所述堆叠结构以及部分所述停止结构中延伸。所述停止结构...

本发明是一种存储器装置及其操作方法，该存储器装置包含第一存储器单元。第一存储器单元依据第一权重位元及第一输入位元进行逻辑操作。第一存储器单元包含第一开关及第二开关。第一开关将第一权重位元写入第一储存节点。第二开关依据第一权重位元及第一输...

本发明是一种存储器元件，包括：接合结构以及多个位线。基底包括相邻的第一区与第二区。接合结构设置在基底上方。接合结构包括接合介电层、多个第一接合垫以及多个第二接合垫。接合介电层在第一区与第二区的基底上方。多个第一接合垫埋在第一区的所接合介...

本发明提供一种三维存储器元件的制造方法，且特别是一种高容量、高性能的3D NAND闪存元件的制造方法。所述方法包括：交替堆叠牺牲层与绝缘层；形成穿过牺牲层与绝缘层的通道穿孔；形成衬覆通道穿孔的初始隔离层；且进行氧化处理以将初始隔离层氧化...

本公开提供了一种叠对标记，该叠对标记包括前层标记与当层标记。前层标记包括多个第一工作区，每个第一工作区包括第一小区与第二小区，所述第一小区比所述第二小区靠近所述前层标记的中心点。所述前层标记包括第一标记以及辅助标记，第一标记设置于每个第...