本发明提供一种晶片的制造方法与多项目晶片，该方法包括：制造半导体晶片，其具有多个晶粒，包括至少可操作的第一型晶粒与可操作的第二型晶粒，而该第二型晶粒不同于该第一型晶粒；使该第二型晶粒无法操作而维持该第一型晶粒可操作；以及提供晶片，其具有...

本发明是有关于一种离子植入机的剂量准确性监测系统，其中一种装置，用以监测一离子植入机的离子束电流。此装置包括有离子束感测单元，用以感测至少一离子束电流值；位置量测单元，用以测得扫掠位置；以及电脑单元。电脑单元是用以接收由该离子束感测单元...

本发明涉及一种半导体封装体，至少包含多颗晶粒（ｄｉｅ）整合在同一个堆栈型结构中，其中在底下或中间的晶粒中形成多个穿透硅通道（ｔｈｒｏｕｇｈ－ｓｉｌｉｃｏｎｖｉａ），其电性连接至上方的晶粒，底下的晶粒面朝上方的一面有一组再配线（ｒｅｄｉｓ...

一种电子封装的可编程半导体中介片的各种结构。其中形成有具有各种数值的半导体元件阵列。借由选择性连接此阵列的半导体元件中的不同者与形成于中介片的表面上的接触垫可编程中介片，形成具有所需值的“虚拟”元件。一种电子封装结构，包括标准中介片以及...

本发明涉及一种半导体结构，其包含排列为多个列及多个行的单元金氧半（ＭＯＳ）组件的一数组。每一单元ＭＯＳ组件包含安排于一列方向的一主动区域以及安排于一行方向的一栅极电极。半导体结构还包含在数组中的一第一单元ＭＯＳ组件以及在数组中的一第二单...

一种在半导体装置中形成双层镶嵌结构的方法。在一实施例中，此方法至少包括：在底终止层上形成中间介电层；在中间介电层上形成灰化可移除介电层；在半导体结构中的灰化可移除介电层的上方形成图案化光刻胶层；以及在具有开口的灰化可移除介电层中定义一原...

本发明提供一种半导体装置以及用以制造半导体装置的衬底，该半导体装置包含：半导体衬底；以及至少一个隔离结构，形成于该半导体衬底中，该隔离结构具有凹角型态并定义出相对于该半导体衬底的法线方向偏离至少约５度的凹角切线。本发明可为半导体装置提供...

本发明涉及一种集成电路参数测试线，提供增加的测试图案区域。此测试线包含于一基板上方的一介电层，于介电层上方的多个探针垫，以及形成于测试线内并于探针垫下方的空间内的一第一待测装置（ＤＵＴ）。此测试线也可包含一第二待测装置，其以叠置的配置形...

一种半导体结构。在本发明的各实施例中，沟槽形成于基底中，其中至少部分沟槽填入介电材料。在一个实施例中，沟槽中填入介电层且进行平坦化步骤，以使介电层表面和基底表面等水平。之后，使介电材料的顶部表面凹陷至低于基底的顶部表面，沿着沟槽的凹陷部...

一种半导体元件的制造方法，其利用氮化层叠设于氧化层上的复合电介质层在进行退火步骤时作为双重功能的应变记忆技术膜，而残留局部完整的复合电介质层还经图案化以在后续的金属硅化步骤时作为光刻胶防护氧化膜。因此就不需分别形成及移除两个的电介质材料...

本发明涉及一种保持环及化学机械研磨装置，该保持环包括一圆环、多个沟槽及多个开口。该圆环具有一第一主表面、一第二主表面、一内边缘及一外边缘。所述多个沟槽设置于该第一主表面之中。每一个沟槽延伸通过该内边缘。每一个开口设置于每一个沟槽之中。本...

本发明涉及一种电容器及半导体结构的制造方法，该电容器制造方法包括下述步骤：首先在基材上形成一介电层；再在该介电层上形成一导电层；在形成该介电层之后，注入掺杂质以穿过该介电层和导电层中的至少一个，以在介电层下方形成一导电区，其中该导电层为...

本发明是有关于一种用于半导体制造的系统，至少包含一制程工具，一缓冲器，一输入负载埠，一输出负载埠，与一轨径模组。制程工具用以处理晶圆；缓冲器与制程工具相连接，用以容纳等待制程工具所处理的晶圆；输入负载埠与缓冲器相连接，用以将待处理的晶圆...

本发明涉及一种半导体结构，至少包含一半导体衬底；一半导体衬底上的栅极堆栈；一至少有一部分位于半导体衬底内且和栅极堆栈相邻的外延区，其中外延区包含一具有第一导电率的杂质；半导体衬底的第一部分邻接于外延区，其中半导体衬底的第一部分具有第一导...

本发明涉及一种半导体结构，包含一晶体管于一基材上，晶体管包含一栅极及一接触区，接触区与栅极相邻且在基材中。一第一介电层于接触区上。一接触结构于第一介电层中且于接触区上。一第一电极及一第二电极于第一介电层中，其中，第一电极及第二电极中的至...

本发明涉及一种半导体组件及装置，利用一接触蚀刻终止层在，例如是一互补式金属氧化物半导体沟道区产生应变，用来产生应变的接触蚀刻终止层，以一非连续的形式形成在组件的栅极结构上，且其在ｎ沟道组件上产生拉应力，在ｐ沟道组件上产生压应力。举例来说...

一种形成集成电路的制造方法，该方法包括：形成低介电常数介电层于晶片上；图案化所述低介电常数介电层；蚀刻所述低介电常数介电层；对所述晶片执行灰化／冲洗等离子体工艺，加入混合的灰化／冲洗气体，其中该灰化／冲洗气体包括标准灰化／冲洗气体和一定...

本发明涉及一种集成电路结构及其形成方法。该方法包括：提供衬底；形成延伸进入衬底的穿透硅通道的开口；在穿透硅通道的开口中形成凸块下金属层，其中凸块下金属层延伸至穿透硅通道的开口之外；以金属材料填充穿透硅通道；形成图案化覆盖层于前述金属材料...

本发明涉及一种形成半导体结构的方法，该方法包括形成一底电极，接着在含氧环境中处理该底电极以将底电极的上层部分转化形成缓冲层，再于该缓冲层上形成一绝缘层，然后形成上电极覆盖于绝缘层上。

一种半导体元件，具有包含高介电常数栅介电层的核心元件，和包含二氧化硅或其他非高介电常数栅介电层的输入／输出元件。首先，在半导体基材上形成由隔离结构所分隔的核心阱和输入／输出阱。在输入／输出阱上形成包含二氧化硅或其他非高介电常数栅介电层的...