本发明专利技术涉及一种半导体组件及装置，利用一接触蚀刻终止层在，例如是一互补式金属氧化物半导体沟道区产生应变，用来产生应变的接触蚀刻终止层，以一非连续的形式形成在组件的栅极结构上，且其在ｎ沟道组件上产生拉应力，在ｐ沟道组件上产生压应力。举例来说，先沉积出合适的接触蚀刻终止层，然后形成一内层介电层，再同时降低内层介电层和接触蚀刻终止层到一预定高度。较佳地，栅极电极或如其上方存在的金属接触区曝露于此。接触蚀刻终止层的上边界可进一步降低，使其低于栅极电极的上边界。
【技术实现步骤摘要】
本专利技术是有关于一种半导体组件及金属氧化物半导体场效应晶体管，且特别是有关于一种利用不连续的接触蚀刻终止层(contact etch stop layer; CESL)在晶体管或相似组件上的沟道区产生一应力的半导体组件及金属氧化物半导 体场效应晶体管。
技术介绍
半导体组件广泛地运用在电子产品的制造上，例如个人计算机，移动电话， 以及数字音乐播放器。半导体组件一般安装在电子产品的印刷电路板上。印刷 电路板具有导体，以提供电力给芯片，并在芯片与不同的输入/输出组件之间传送电子信号，例如键盘、显示器和网络等。这类电子产品目前己十分普遍。 而其受欢迎的原因在于尺寸小、携带方便且不占空间。因此，在持续上升的市 场压力下，必须同时进行这些组件与产品的尺寸縮小化与容量提升。而这些也 是设计者们的挑战。半导体芯片， 一般而言是指将一小片处理过的硅或其它半导体材料，其通 常被封装于塑料壳体中。半导体材料是一种只有在特别情况下才具有导电性的 材料，例如在施予一电流的条件下。每一小片的半导体材料的表面上，可制造 出成千上万的极小电子组件，而利用这项特性的优点，以产生电子信号来操作 电子器材。这些电子组件在相互联接后，形成集成电路，并通过连接线、接脚 或导电凸块与外部连接。晶体管即为此类小型电子组件的一种。晶体管基本上为一小型固态开关。图1是传统晶体管10的剖面图。晶体管10包含一栅极结构20，用来操控沟 道区23附近的电流量。栅极结构20包含一栅极电极25，以介电层21与基板 12绝缘。如上所述，基板12常常多以硅或其它基板材料制成。介电层21可 为二氧化硅，在基板12的表面上形成。间隙壁28和29配置在栅极结构20 的两侧，其组成例如是氮化硅。 一接触区(contactregion) 26，在栅极电极25的上方形成，以提供外部一可靠的电性连接。在这个举例中，栅极电极25使用多晶(多晶硅)材料，接触区26为金属例如铜。其它材料和配置也可使用。例如在图1中， 一源极区22和漏极区24在基板12上形成，共同定义出 沟道区(channel region) 23。如上所述，假设在栅极电极25上，施加一适当 的电压，导电流受到感应后，流经沟道区23。浅沟渠绝缘(shallow trench isolation; STI)结构14和16防止不良的电流泄漏至基板12的其它区域。请 注意，沟道电流载有包含带负(n型)或带正(p型)电荷的载子。基板、源 极和漏极区的本质是由在特定晶体管中的载子种类决定。而各区本质的形成， 可利用离子注入的类型或杂质的掺入做决定。在图1中所示的晶体管10是一金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor; MOSFETs通常在棚极电t及上使用多 晶硅代替金属)。金属氧化物半导体场效应晶体管具有一n型或p型的源极和 漏极区，分别称之为NMOS与PMOS半导体组件。而NMOS和PMOS组件 一起组成互补型金属氧化物半导体(complementary metal oxide semiconductor; CMOS)组件。请参照图2举例。图2是一对传统晶体管在CMOS结构的剖面图。CMOS半导体组件50包 含一NMOS组件60和一PMOS组件70。在本例中，基板52为一p型基板。 PMOS组件70需要一 n型基板，因此在p型基板52内形成一 n井53。栅极 结构71在n井53上形成。PMOS组件70的栅极结构71包含一栅极电极75， 以栅极介电层77与基板52绝缘。金属接触(metal contact) 76配置在多晶栅 极电极75上。 一源极72和漏极74在n井53内形成，定义出p沟道73。同 样地，栅极结构61在p型基板52上形成。NMOS组件60的栅极结构61包 含一栅极电极65，以栅极介电层67与基板52隔离。金属接触66配置在多晶 栅极电极65上。 一源极62和漏极64在基板52内形成，定义出n沟道63。 STI 55和STI 54和STI 56将NMOS组件60和PMOS组件70与其它组件(未 显示)绝缘，且同样形成在基板52上。显然，通过沟道23， 63和73的有效载流子迁移率(efficient carrier mobility) 是非常重要的。然而，沟道长度与不同晶体管的尺寸以縮小尺寸方式来满足市 场上组件的小型化和大容量的需求越来越不易达成。其中一种提高载流子迁移 率的方法是使沟道区的材料产生应变。实现之的方法有很多，其中一种是在锗化硅的基材上，利用硅层作为沟道区的材料。另一方式，制造一适合的浅沟渠 绝缘，提供一应力在沟道区上产生应变。还有一方法，也就是利用一接触蚀刻终止层(contact etch stop layer; CESL)产生应力。接触蚀刻终止层(图1和图2中未示)通常形成一均匀层覆盖在晶体管上， 例如是NMOS组件60和PMOS组件70，包含各自的源极和漏极区。接触蚀 刻终止层的形成可在沟道区中，产生拉应力或压应力。然而，不同的组件需要 不同的应力来提升载流子迁移率。例如，当一 PMOS组件受惠于压应力接触 蚀刻终止层时，一NMOS组件同时也受惠于拉应力接触蚀刻终止层。因此， 在制造过程中开发出，在每一NMOS组件上，具有一拉应力接触蚀刻终止层； 在每一 PMOS组件上，具有一压应力接触蚀刻终止层。 一般而言，这些制造 过程可在结构形成的时候达到，例如利用光刻，在形成一适当的接触蚀刻终 止层时，或者在选择清除不必要区域时，保护一个或其它组件。如此NMOS 和PMOS组件可受惠于接触蚀刻终止层所生成的应力。然而，形成接触蚀刻终止层的现有方法有缺点，调整沟道应力，常常会限 制了接触蚀刻终止层全区厚度的改变，或是相邻半导体组件间空隙的高度。而 沟道应力的控制，有时也会受其它因子而有所限制。因此，需要制造一应力诱 导接触蚀刻终止层给晶体管和相似的半导体组件，能够用可控制的制作方法， 不需大幅增加接触蚀刻终止层的厚度，使沟道应力增加。本专利技术在此提供一解 决的方法。
技术实现思路
本专利技术的所要解决的技术问题在于提供一种半导体组件和金属氧化物半 导体场效应晶体管，通过使半导体组件得到一不连续的接触蚀刻终止层，以在 沟道区制造一适合的应力，来提高载流子迁移率。为了实现上述目的，本专利技术提供一种半导体组件制造方法，包含在半导体 基板上形成一介电层，然后生成多晶或金属层，之后再形成一栅极堆栈。介电 间隙壁加入栅极堆栈的侧边，源极区和漏极区在基板上形成，与栅极结构相连。 然后形成一接触蚀刻终止层(contact etch stop layer; CESL)。接着降低已形 成的接触蚀刻终止层，留下栅极堆栈的一部分进行曝光。曝光的方式可利用光 刻层覆盖住栅极堆栈和接触蚀刻终止层，接着将光刻层和接触蚀刻终止层进行边界高度。为了实现上述目的，本专利技术还提供一种半导体组件，包含一栅极结构在基 板上形成，该基板包含源极区和漏极区与栅极结构相连。 一不连续的接触蚀刻 终止层在栅极结构上形成，留下栅极结构的至少一部分进行曝光。为了实现上述目的，本专利技术还提供了一种金属氧化物半导体场效应晶体管 的装置，包含一NMOS晶体管；一PMOS晶本文档来自技高网...
【技术保护点】
一种半导体组件，其特征在于，包含：一栅极电极，由一介电层与一半导体基板绝缘；一源极区与一漏极区，形成在该基板上，并定义出该栅极电极下方的一沟道区；一不连续的应力诱导层，在该源极区与该漏极区上形成。
【技术特征摘要】
US 2007-6-12 11/811,6931、一种半导体组件，其特征在于，包含一栅极电极，由一介电层与一半导体基板绝缘；一源极区与一漏极区，形成在该基板上，并定义出该栅极电极下方的一沟道区；一不连续的应力诱导层，在该源极区与该漏极区上形成。2、 根据权利要求1所述的半导体组件，其特征在于，无任何部分的该应 力诱导层直接形成在该栅极电极上。3、 根据权利要求1所述的半导体组件，其特征在于，还包含至少一间隙 壁，位于该栅极电极与该应力诱导层之间。4、 根据权利要求3所述的半导体组件，其特征在于，该至少一间隙壁包 含一第一间隙壁和一第二间隙壁，该第一间隙壁和该第二间隙壁位于该栅极 电极两侧的相对位置上。5、 根据权利要求1所述的半导体组件，其特征在于，该应力诱导层完全 覆盖该源极区和该漏极区。6、 一种金属氧化物半导体场效应晶体管，其特征在于，包含 一NMOS晶体管；一PMOS晶体管；以及至少一沟道应力接触蚀刻终止层，形成在该NMOS或该PMOS...
【专利技术属性】
技术研发人员：陈建良，杨文志，李启弘，庄学理，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。