一种存储器件包括：存储元件，由相互交叉耦合的第一反相器和第二反相器形成；第一晶体管，具有第一导电类型，并连接在存储元件的第一位线和第一存储节点之间；第二晶体管，具有第一导电类型，并连接在存储元件的第二位线和第二存储节点之间；第三晶体管，...

提供了用于形成半导体器件结构的方法。该方法包括形成以交替方式布置的多个牺牲层和多个半导体层。该方法还包括部分地去除半导体层和牺牲层以暴露半导体层和牺牲层的侧边缘，以及从它们的侧边缘部分地去除牺牲层以形成多个第二凹槽。该方法还包括引入改性...

方法包括：沉积围绕第一伪栅极堆叠件和第二伪栅极堆叠件的第一层间电介质(ILD)；使第一ILD凹进至第一伪栅极堆叠件和第二伪栅极堆叠件的顶面之下；在第一ILD上方以及第一伪栅极堆叠件和第二伪栅极堆叠件之间形成硬掩模；实施离子注入工艺以将掺...

本公开的一个方面属于一种器件。该器件包括：串联耦接的第一晶体管和第二晶体管；串联耦接的第三晶体管和第四晶体管；以及第五晶体管，第五晶体管的第一端子耦接至第一晶体管的第一端子和第二晶体管的第一端子中的每个，并且第五晶体管的控制端子在存储节...

提供了用于形成半导体结构的方法。方法包括在衬底的n型阱和p型阱中分别形成第一有源区域和第二有源区域。第一有源区域和第二有源区域的每个包括交替堆叠的第一半导体层和第二半导体层。方法也包括：用介电层替换第一有源区域的第一半导体层；去除介电层...

一种电晶体结构及其方法包括在半导体通道与源极电极和漏极电极之间的接面处的一个或多个载子注入层。一层或多层载子注入层可被设计为促进电荷载子注入穿过通道与源电极和漏电极之间的接面。一个或多个载子注入层可以包括具有在通道材料的功函数与源极电极...

根据本公开的接触结构包括：位于衬底上方的器件层，位于器件层上方的介电结构，位于介电结构上方的第一蚀刻停止层(ESL)，延伸穿过介电结构和器件层并包括第一ESL上方的通孔顶部的贯通孔，位于第一ESL上方并围绕贯通孔的顶部设置的防护环结构，...

本公开提供一种半导体器件包括半导体衬底、多个半导体管芯、介电层、连接件及钝化层。多个半导体管芯彼此堆叠并设置在半导体衬底上方。介电层覆盖多个半导体管芯中的每一个的顶表面及侧表面。连接件设置在多个半导体管芯中最上面的一个的上方。钝化层设置...

提供了半导体结构及其形成方法。半导体结构包括形成在第一阱区域中的第一晶体管。第一晶体管包括第一沟道结构、第一源极/漏极结构以及包裹第一沟道结构的第一栅极结构的第一区域。半导体结构还包括形成在第二阱区域中的第二晶体管。第二晶体管包括第二沟...

一种半导体装置及其操作方法，半导体装置包括第一电感器、第二电感器及至少一个变容器。第一电感器用以输出至少一个输出信号。第二电感器通过变压器耦合而耦合至第一电感器。至少一个变容器耦接至第二电感器。至少一个输出信号的频率是根据至少一个变容器...

本申请的实施例提供了一种半导体封装件及其制造方法。该方法包括形成复合封装衬底，形成复合封装衬底包括在介电芯中形成贯通开口；填充贯通开口，以在介电芯中形成第一多个贯通孔；在介电芯的相对侧上形成第一互连结构和第二互连结构。第一互连结构通过第...

一种半导体系统包括有源中介层和多个半导体芯片。有源中介层包括中介层衬底、半导体管芯和前侧再分布层(RDL)。半导体管芯形成在中介层衬底中，并且包括管芯衬底、有源管芯电路和导电层。有源管芯电路制造在管芯衬底上方，并且包括一个或多个有源组件...

提供了形成半导体结构的方法。该方法包括形成第一有源区域和第二有源区域。第一有源区域和第二有源区域的每个包括交替堆叠的第一半导体层和第二半导体层。该方法还包括用介电层替换第二有源区域的第一半导体层，去除介电层以形成第一间隙，去除第一有源区...

揭示乘法累加装置、人工智能加速的系统及方法。在一个态样中，系统包括输入缓冲电路及多个乘法累加(MAC)电路，该输入缓冲电路存储用于卷积运算的一数据值集。所述多个MAC电路中的第一MAC电路可检索用于该卷积运算的该数据值集，且通过将存储在...

根据本发明的一些实施例，一种半导体结构包含：p型掺杂III‑V族化合物层；III‑V族化合物沟道层，其位于所述p型掺杂III‑V族化合物层上方；第一阻挡层；第二阻挡层；及第三阻挡层。所述III‑V族化合物沟道层包含上区域及下区域，且所述...

一种制造半导体器件的方法，包括形成包括与牺牲层交错的沟道层的堆叠件，对堆叠件进行图案化以形成鳍形结构，在鳍形结构上形成伪栅极堆叠件，选择性地去除牺牲层以释放沟道层作为沟道构件，在沟道构件之间的空间中沉积伪层，去除伪栅极堆叠件、去除伪层，...

第一电压源耦合到测试晶体管的第一端子。探测电路的第一端子耦合到测试晶体管的第一端子。探测电路的第二端子耦合到测试晶体管的第二端子。探测电路的第三端子耦合到测试晶体管的控制端子。第一电阻器的第一端子耦合到测试晶体管的第二端子。第一电阻器的...

方法包括：将集成电压调节器放置在第一封装组件中；将RC组件放置在第二封装组件中；将RC组件电连接至集成电压调节器；以及将器件管芯电连接至RC组件。RC组件位于将集成电压调节器连接至器件管芯的电路径中。本申请的实施例还涉及封装结构及其形成...

提供了半导体器件结构及其形成方法。方法包括在衬底上方形成多个半导体纳米结构和多个半导体牺牲纳米结构。半导体纳米结构和半导体牺牲纳米结构以交替方式布置。方法也包括：用介电纳米结构替换半导体牺牲纳米结构；以及在介电纳米结构的侧边缘上方形成内...

提供一种具有盖子的装置，包括工件、设置在工件上的热界面层和设置在工件上方的盖子。盖子的下侧形成有沟槽。热界面层的垂直部分延伸入沟槽中。热界面层的基底部分位于沟槽外。