本技术提供了一种含有ESD保护芯片的集成式SIC‑MOSFET结构，属于晶体管技术领域，该含有ESD保护芯片的集成式SIC‑MOSFET结构包括封装层与衬底，所述封装层套设在所述衬底的外部，所述封装层与所述衬底固定连接，所述封装层与所述...

本技术提供了一种双倍电流SIC‑MOSFET封装结构，属于芯片封装技术领域，该双倍电流SIC‑MOSFET封装结构，其特征在于，包括芯片，所述芯片包括源极、栅极和漏极，所述芯片外部包裹有封装结构，所述封装结构用于保护所述芯片，引脚连接所...

本技术提供了一种异型沟槽分离栅SIC‑MOSFET结构，属于sic技术领域，该异型沟槽分离栅SIC‑MOSFET结构包括沟槽形成部、导流通道部、半导体层、源漏区、栅极、绝缘层以及散热部，所述沟槽形成部为通过光刻和腐蚀在SIC衬底上形成的...

本技术提供了一种新型芯片正面覆银的SIC‑MOSFET结构，属于SIC‑MOSFET技术领域，该新型芯片正面覆银的SIC‑MOSFET结构具有主体、散热块、导热块；所述主体为方形结构，所述主体的上壁设置有多个凹槽，所述凹槽与凹槽之间的凸...

本技术提供了一种高可靠性的SIC‑MOSFET终端结构，属于半导体器件技术领域，该高可靠性的SIC‑MOSFET终端结构包括源极和漏极，所述源极为MOSFET的输入端，用于供电路中的电流进入，所述漏极为MOSFET的输出端，用于导出电流...

本发明提供了一种双栅极结构的SIC‑MOSFET制备方法，属于半导体技术领域，包括以下步骤：明确所需的双栅极结构的SIC‑MOSFET的基本参数和结构布局，基于初步设计的方案通过半导体仿真软件进行仿真模拟，并根据仿真模拟的效果进行设计方...

本技术提供了一种平面型SIC芯片结构，属于SIC芯片技术领域，包括:SIC芯片体、导电凸块、金属散热片和框架体,SIC芯片体的表面设有多个导电凸块；金属散热片的第一表面与SIC芯片体的背面焊接,金属散热片的第二表面与引线框焊接；框架体包...

本发明提供了一种沟槽式SIC‑MOSFET制备方法，属于半导体技术领域，包括以下步骤：S1，建立仿真模型，利用TCAD仿真工具建立了SIC‑DTMOSFET的二维模型；S2，在进行二维结构仿真的过程中，定性分析器件单粒子效应，在模拟中添...

本发明提供了一种带有保护结构的SiCMOSFET器件和制备方法，属于半导体器件技术领域，该一种带有保护结构的SiCMOSFET器件包括衬底，所述衬底上依次设有缓冲层、外延层、薄膜、JFET掺杂区和钝化层，所述薄膜的两侧均设有P区、P+区...

本发明提供了一种高阈值SiCMOSFET器件和制备方法，属于半导体器件技术领域，该一种高阈值SiCMOSFET器件包括衬底，所述衬底上自下而上依次设有外延层、保护区和漂移层，所述漂移层上设有相对的P+掺杂区，每个所述P+掺杂区内均设有N...

本发明提供了具有高沟道迁移率的SiCMOSFET及其制备方法，涉及SiCMOSFET器件技术领域，包括衬底，所述衬底上方依次设有N

本发明提供了一种抗浪涌SiC MOSFET器件及其制造方法，属于半导体器件技术领域，该一种抗浪涌SiC MOSFET器件包括衬底，所述衬底的上表面自下而上依次具有外延层、P+源区、N+源区、钝化层和氧化硅，所述N+源区、所述P+源区和所...

本实用新型提供了一种降低反向漏电的器件终端结构，属于漏电防护技术领域。该降低反向漏电的器件终端结构包括终端主体、绝缘防护机构和卡固机构。所述绝缘防护机构包括第一绝缘壳罩和第二绝缘壳罩，所述第一绝缘壳罩和所述第二绝缘壳罩分别套设在所述终端...

本实用新型提供了一种含P型孤岛的器件结构，属于器件结构技术领域。该一种含P型孤岛的器件结构，包括器件部分和固定部分。所述器件部分包括衬底层和氧化物层以及金属层，所述固定部分包括U形安装板和夹持件，所述U形安装板上成对开设有安装孔，所述夹...

本实用新型提供了一种提高VDMOS抗雷击浪涌能力的结构，属于VDMOS技术领域。该提高VDMOS抗雷击浪涌能力的结构包括基础组件和防护组件。所述基础组件包括VDMOS器件本体、引脚和浪涌电压抑制器，所述浪涌电压抑制器与所述VDMOS器件...

本实用新型提供了一种降低VDMOS开关时间的器件结构，属于VDMOS器件技术领域。该降低VDMOS开关时间的器件结构包括本体机构和壳体机构。所述壳体机构包括外壳、缓冲组件和散热组件，所述散热组件包括散热片、热管、铜片、导热垫和插杆，所述...

本实用新型提供了一种含有ESD保护结构的VDMOS器件，属于VDMOS器件技术领域。该含有ESD保护结构的VDMOS器件包括基础组件和散热组件。所述基础组件包括VDMOS器件本体、ESD器件本体和引脚，所述ESD器件本体和所述引脚均设在...

本实用新型提供了一种多层外延超结结构VDMOS的结构，包括漏极，漏极的上方设置有衬底，衬底的上方设置有n型漂移区，n型漂移区的内部设置有p型块，p型块的上方设置有p型阱，p型阱的内部设有n+型源区和p+型短路区，在n型漂移区设置垂直于条...

本实用新型提供了一种降低JFET区和积累区电阻的VDMOS结构，属于VDMOS器件技术领域，该一种降低JFET区和积累区电阻的VDMOS结构包括N+衬底：所述N+衬底的上表面设置有N漂移区，所述N漂移区的内部呈等间距设置有多个P形基区，...

本发明提供了一种多层外延超结结构VDMOS的结构及其方法，包括漏极，所述漏极的上方设置有衬底，所述衬底的上方设置有n型漂移区，所述n型漂移区的内部设置有p型块，所述p型块的上方设置有p型阱，所述p型阱的内部设置有n+型源区和p+型短路区...