一种按键输入设备，包括： 一配线衬底；以及 多个设置于该配线衬底上的按键，并且每一按键都具有立体式可移动表面，能够相对于另一个以一种接连的方式被移动； 该立体式可移动表面具有： 一在先移动表面，能够在在先时间内进...

静电激励器，包括：上部结构，它通过悬臂连接到衬底上形成的并支承在衬底上面的空间中的支承底部；下部结构，它设在衬底中与上部结构相对的位置中；倾斜结构，它相对于上部结构和下部结构之一设置，使上部结构和下部结构之间的距离小；和一个或多个电极，...

一种按钮的照明结构，该按钮用在电子装置中作为功能钮，所述照明结构包括： 一个按钮开关机构，所述机构包括其上布有电路的面板，布置在所述面板上的金属触片，透光按钮和发光元件，所述透光按钮位于所述电子装置的壳体中界定的一个开口中，并能从...

一种用于检测电路中继电器触点的熔接的方法，该电路具有ＤＣ电源；分别接入在设置在ＤＣ电源和负载电路之间的一对电源线中的第一主继电器和第二主继电器；和与第一主继电器的触点并联设置的预充电继电器，该方法具有步骤：进行对每个继电器（１１，１２，...

本发明涉及一种具有无效（ｎｕｌｌｉｆｉｃａｔｉｏｎ）单元的ＩＤ标签。当在电极（３０２）之间施加预定电压时，金属离子淀积在固态电解质（３０８）中，由此在其中形成导电沟道（３１０）。固态电解质开关（３００）因此被导通。因为该淀积机理是可逆的...

一种键输入装置，其中，电极安装在印刷板的上表面上，并形成杯状金属圆顶以覆盖电极。弹性可形变推动片安装在金属圆顶上。向下突伸的部分于金属圆顶的中部正上方的位置处形成在推动片上。通过推动片的突伸部以悬臂形状将悬臂状部分从其他部分分隔开的槽口...

本发明的电容元件包括具有不同尺寸的多个筒状金属件，所述金属件在带状金属件的周围被布置成多层。介电膜和导电材料层位于多个筒状金属件中位于最里面的金属件与带状金属件之间，和相邻筒状金属件之间。更进一步地，介电膜和导电材料层被层压并布置在关于...

在本发明的半刚性电缆中，以各自同轴的方式设置了：黄铜制导线１，附有借助于电镀具有高导电性的银的电镀形成的镀银层２；电介质３，用氟树脂制成；高分子膜４，用蒸镀法附着了良导体膜（内侧外部导体）５；金属管６，为外侧外部导体，其热传导率低。该高...

在本发明的半导体存储器中，按照与外部地址同一标准时钟的时间输入并且是在预取的内部地址信号确定之前输入芯片的第一数据单元，被锁定到所有的锁定电路中，在这些电路中，此数据可以被锁定。在由下一标准时钟的时间确定一地址之后，输入芯片的第二及其后...

一同步半导体存贮装置具有Ｍ位Ｉ／Ｏ配置存贮装置模式和Ｍ×２↑［ｋ］位Ｉ／Ｏ配置存贮装置模式。在前一模式，从ｍ位内部地址选择转换频度较小的ｎ位访问存贮部分（６０～６３，６０′～６３′），同时，选择转换频率较大的ｋ＝（ｍ＝ｎ）位以选择该存贮...

一种带有奇偶校验位的存贮模块，它包含一多元的第一和第二存贮器件。第一存贮器件中的每一部件都含有４个输入一输出接头，它们是由第一输入－输出控制信号控制的。第二存贮器件中的每一种部件都含有３个由第二输入－输出控制信号控制的输入－输出接头，以...

半导体存储器装置中包括：多条子字线（ＳＷＬ↓［１］、ＳＷＬ↓［２］…），每一个都与子字线相连的多个子字解码器（ＳＷＤ↓［１］、ＳＷＤ↓［２］…），每一对都与若干个子字解码器相连接的多对主字线（ＭＷＬＴ、ＭＷＬＦ），以及每一个都与这些主字...

在一包括有多个存贮单元组（Ｍ↓［１１］，Ｍ↓［１２］，……），多个字线（ＷＬ↓［１］，ＷＬ↓［２］，……），和多个位线对（ＢＬ↓［１］，ＢＬ↓［２］，……）的静态半导体存贮器件中，提供有多个传送门电路（ＴＧ↓［１１］，ＴＧ↓［１２］……...

一种ＲＯＭ系统包括第一ＲＯＭ单元，其栅极与字线连接，源一漏极通路连接在第一和第二数据线间；第二ＲＯＭ单元，其栅极与字线连接，源一漏极通路连接在第二和第三数据线之间；第三ＲＯＭ单元，其栅极与字线连接，源一漏极通路连接在第三和第四数据线之间...

本发明提供了一种非易失性半导体存储器能简化行解码器电路的电路结构，使芯片尺寸的增加为最小，并有选择地向一字线提供负电压。该非易失性半导体存储器包括一行解码器电路段，用于根据输入地址在存储单元阵列中选择一字线，并根据被选模式向被选字线输出...

多个供输出控制互连着位线和写数据线的传输门导通／截止的写开关信号的写开关信号电路，加有控制写时限的允写信号和来自写数据输出电路的成对互补写数据信号。写数据输出电路不起作用时，由于成对互补写数据信号处在预充电电位电平，因而写开关信号输出电...

外部控制信号通过一个同步半导体电路输入到一个半导体存储器设备。该同步半导体电路中的一个内部时钟（ＩＣＬＫ）是作为一个输入到存储器设备的外部时钟（Ｓ１１）的相移模型而产生的。第一锁存器电路（３２１－３２４）响应该外部时钟（Ｓ１１）而锁存外...

本发明公开了一种半导体存储器件，其中减少了由于存在缺陷位线所致的存储区域。在双字线系统的ＤＲＡＭ中，当在某个块中存在缺陷字线１０３时，仅有缺陷位线１０３所属的块的右或左部分中的存储区域１０４无效，另一侧上的区域有效。在这种情况中，借助地...

在一种半导体存储件中，设有多条主字线（ＭＷＬＯ、…）、多对第一、第二子字线对（ＳＷＬＯ，ＳＷＬ２；ＳＷＬ１，ＳＷＬ３；…）、多个第一子字线驱动电路（３’－０、…、３″－０、…），及多个第二子字线驱动电路（３’－１、…；３″－１、…）。每...

本发明公开了一种凭借冗余位线提高了有缺陷位线的补救效率的半导体存储装置。向一列冗余译码不仅提供一Ｙ地址而且还提供一Ｘ地址的一部分。当把一对应于一有缺陷位线的Ｙ地址提供给列冗余译码器时，该列译码器产生一个检测信号。在这种情况下，如果Ｘ地址...