半导体存储器制造技术

多个供输出控制互连着位线和写数据线的传输门导通／截止的写开关信号的写开关信号电路，加有控制写时限的允写信号和来自写数据输出电路的成对互补写数据信号。写数据输出电路不起作用时，由于成对互补写数据信号处在预充电电位电平，因而写开关信号输出电路使写开关信号不起作用。写数据输出电路起作用时，由于写数据作为成对互补写数据信号输出，因而在允写信号起作用时写开关信号输出电路使写开关信号起作用。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器，更具体说，涉及一种与动态随机存取存储器(DRAM)配用的写电路。下面说明一种选择供一般半导体存储器用的写开关的电路配置方案。附图说明图1示出了选择具有多个存储单元阵列和多个读出放大器柱的DRAM的写开关用的电路方案的布局。如图1所示，读出放大器柱21、22、23与存储单元31、32以夹心结构的形式配置。写开关信号输出电路WSS21、WSS24分别配置在读出放大器柱21的字线两端。同样，写开关信号输出电路WSS22、WSS25分别配置在读出放大器柱22的字线两端，写开关信号输出电路WSS23、WSS26分别配置在读出放大器柱23的字线两端。写数据输出电路WBUF21、WBUF22、WBUF23分别配置在读出放大器柱21、22、23的字线一端。读出放大器柱21、22、23、的各对写数据信号线WIT21/WIN21、WIT22/WIN22、WIT23/WIN23平行于各字线，供输出互补写数据信号用。各位线平行于各允写信号线延伸，由各允写信号线输出允写信号(写时限控制信号)WE，供控制写时限用。写数据输出电路WBUF21、WBUF22、WBUF23分别将本文档来自技高网...

【技术保护点】
一种半导体存储器，其特征在于包括： 多个存储单元阵列； 多个读出放大器柱，与所述各存储单元阵列以夹心结构的形式配置； 多个字线； 多个位线； 多对写数据信号线，分别配置在所述读出放大器柱中且平行于所述各字线延伸； 一个允写线，平行于所述位线延伸； 多个传输门，供互连所述各位线和所述各写数据信号线用； 多个写数据输出电路，供分别给所述成对的写数据信号线输出成对互补写数据信号；和 多个写开关信号输出电路，供逻辑处理来自所述写数据电路的互补写数据信号和来自所述允写线的允写信号，从而产生并输出控制所述各传输门导通／截止的写开关信号。

【技术特征摘要】
JP 1997-1-31 33138/971．一种半导体存储器，其特征在于包括多个存储单元阵列；多个读出放大器柱，与所述各存储单元阵列以夹心结构的形式配置；多个字线；多个位线；多对写数据信号线，分别配置在所述读出放大器柱中且平行于所述各字线延伸；一个允写线，平行于所述位线延伸；多个传输门，供互连所述各位线和所述各写数据信号线用；多个写数据输出电路，供分别给所述成对的写数据信号线输出成对互补写数据信号；和多个写开关信号输出电路，供逻辑处理来自所述写数据电路的互补写数据信号和来自所述允写线的允写信号，从而产生并输出控制所述各传输门导二通／截止的写开关信号。2．如权利要求1所述的半导体存储器，其特征在于，所述写开关信号输出电路都配置得使其只有当所述写数据电路给所述成对的写...

【专利技术属性】
技术研发人员：越田元，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]