具有冗余电路的半导体存储装置制造方法及图纸

本发明专利技术公开了一种凭借冗余位线提高了有缺陷位线的补救效率的半导体存储装置。向一列冗余译码不仅提供一Ｙ地址而且还提供一Ｘ地址的一部分。当把一对应于一有缺陷位线的Ｙ地址提供给列冗余译码器时，该列译码器产生一个检测信号。在这种情况下，如果Ｘ地址的一部分指示一个存在有缺陷位线的区则利用一冗余位线进行替换，如果它指示一个不存在有缺陷位线的区则不进行利用冗余位线的替换。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种配备有冗余电路的半导体存储装置，更具体地讲，是涉及一种具有提高的利用冗余位线对有缺陷位线的补救效率的半导体存储装置。近些年来，伴随着更小几何尺寸、高度集成和大容量半导体存储装置的发展，要获得绝对没有缺陷的完美产品变得极为困难。也就是说，几乎所有生产的半导体存储装置都包含有缺陷的存储单元，有缺陷的字线，或有缺陷的位线。为了使包括这些缺陷的半导体存储装置成为可接受的产品，一般的方法是给半导体存储装置提供一冗余电路。冗余电路是用于当存在一有缺陷字线或位线时禁止使用该有缺陷字或位线，并用一冗余字或位线替代该有缺陷字或位线。如上所述，通过设计可以用一冗余字线或冗余位线替代一有缺陷字线或有缺陷位线的电路结构，可以制造出仿佛绝对没有缺陷的半导体存储装置。因此，冗余电路对于提高半导体存储装置的生产率有重大的意义。为了补救尽可能多的有缺陷字线或有缺陷位线，最有效的方法是在实际可能的情况下结合尽可能多的冗余字线或冗余位线。但是，从除非在制造的半导体存储装置中存在缺陷，否则冗余电路是无用的，因为冗余电路是一种多余的电路，因此并不提倡在半导体存储装置中提供大规模的冗余电路。为此原因，最好是用最小数量的冗余字线或冗余位线补救尽可能多的有缺陷字线或有缺陷位线。出于这些考虑，提出了各种提高利用冗余电路对有缺陷字线或有缺陷位线的补救效率的方法。例如，可以举出在USP5,349,556，USP5,355,339，USP5,359,560和USP5,414,660中公开的方法。在这些专利中公开的方法是所谓的行适应冗余方法(row flexible redundancy method)。行适应冗余方法是一种有效补救字线缺陷的技术，其具有一个冗余字线覆盖的替代范围大的特征。然而，根据行适应冗余方法，虽然可以提高对于有缺陷字线的补救效率，但没有改变对位线的补救效率。因此，需要一种也可以提高对于有缺陷位线的补救效率的方法。本专利技术的一个目的是提供一种配备具有高的补救效率的冗余电路的半导体存储装置。本专利技术的另一个目的是提供一种可以利用较少数量的冗余位线补救有缺陷位线的半导体存储装置。本专利技术又一个目的是提供一种可以在最小增加芯片面积同时补救较多数量的有缺陷位线的半导体存储装置。本专利技术的再一个目的是提供一种在利用行适应冗余电路的同时配备有一可以提高对有缺陷位线的补救效率的冗余电路的半导体存储装置。根据本专利技术的半导体存储装置包括多个列选择线，至少一个冗余列选择线，一个响应列地址从多个列选择线中启动一个列选择线的列译码器，一个当提供了一个有关有缺陷列选择线的列地址时产生一检测信号的第一电路，和一个接收行地址的至少一部分并启动冗余列选择线以响应行地址的至少一部分以及检测信号的第二电路。利用这种安排，当在一个位线中产生缺陷时，可以利用一单一冗余列选择线，通过仅仅替换这些位线的一部分而补救较大数量的有缺陷位线，而不是替换包括在有缺陷位线所属列选择线中的许多位线的全部。从以下结合附图的说明中，可以对本专利技术的上述和其它目的，优点及特征有更为清楚的了解，其中附图说明图1是显示一个具有分割的位线的半导体存储装置100的方框图，它是本专利技术的一个目的；图2是显示根据本专利技术的第一实施例的半导体存储装置200的方框图；图3是显示图2中列冗余译码器216的一部分的电路图；图4示出了图3中所示的熔断丝组302和304；图5是显示半导体存储装置200进行的位线替换定时的定时图；图6是显示根据本专利技术的第二实施例的半导体存储装置600的方框图7是显示根据本专利技术的第三实施例的半导体存储装置700的方框图；图8是图7中的一个控制电路750的电路图；图9是显示图7中的一个列冗余译码器716的一部分的电路图；和图10是显示根据半导体存储装置700的位线替换定时的定时图。首先，参考图1，在对本专利技术的半导体存储装置详细说明之前，对本专利技术的申请目的的半导体存储装置100进行说明。图1中所示半导体存储装置100是一个带有分割的位线的半导体存储装置。半导体存储装置100的单元阵列区包括一个正规单元阵列区102和一个冗余单元阵列区104。向一个行译码器106和一个行冗余译码器112提供一X地址(行地址)，并向一个列译码器108和一个列冗余译码器116提供一Y地址(列地址)。当接收到X地址时，行译码器106从多个字线中启动对应于该X地址的一个字线。在图1中，为了方便仅标出了字线118和120。另一方面，当接收到一Y地址时，列译码器108从多个列选择线中启动一对应于该Y地址的列选择线。为方便起见，在图1中仅指出了列选择线122。多个存储单元MC连接于字线118和120中的每一个，并且各存储单元MC连接于读出放大器124，126，等等。在这里应当注意，列选择线122启动124，126等多个读出放大器。也就是说，在同一个列中，一个位线被分割成多个部分，并且列译码器108响应Y地址选择所有连接于多个被分割的位线的读出放大器。尽管为了方便，在图1中只指出了两个位线，但可以设定被分割位线的实际数量是16。换句话说，当响应Y地址而启动列选择线122时，同时选择了16个读出放大器。但是，最终从16个所选读出放大器中只有对应于一个被启动字线的数据被选出，并被读出。行冗余译码器112检测对应于一有缺陷字线的X地址的供给。行冗余译码器112包括多个熔断丝元件，并根据这些熔断丝是否被熔断存储对应于一有缺陷字线的X地址。也就是说，当供给对应于一有缺陷字线的X地址时，行冗余译码器112向行译码器106提供一个禁止信号，关断行译码器106，并启动一个冗余字线驱动器110，以启动一特定冗余字线128。以这种方式，该有缺陷字线被冗余字线128替换。另一方面，列冗余译码器116检测对应于一有缺陷位线的Y地址。列冗余译码器116也包括多个熔断丝元件，和根据这些熔断丝是否被熔断存储对应于一有缺陷位线的Y地址。换言之，当提供对应于该有缺陷位线的Y地址时，译码器116通过向列译码器108发送一个禁止信号134关断列译码器108，并且启动冗余列选择驱动器114，以便启动一特定冗余列选择线130。用这种方式，该有缺陷位线被一对应于该冗余列选择线130的冗余位线(未示出)替换。但是，这样的半导体存储装置100具有以下的问题。即，如果一个位线是有缺陷的，那么不仅该有缺陷位线，而且共享该列选择线的其它位线也要被冗余位线替换。更具体地讲，在一位线中，例如在对应于读出放大器124的位线中，存在缺陷的结果是，由同一列选择线122选择全部16个位线都被关断，并为用冗余位线替换全部16个位线。因此，少量的位线缺陷将耗费许多冗余位线。实际上，这将导致有缺陷位线补救效率降低的问题。在下面将对每个实施例的半导体存储装置，说明解决了上述的问题，以取得高的补救效率。如图2中所示，根据本专利技术第一实施例的半导体存储装置200具有列冗余译码器216不仅接收Y地址，而且还接收X地址的一部分的特征。其余部分基本上与图1所示的半导体存储装置的相同。也就是说，图2中所示的半导体存储装置200是一个具有分割位线的半导体存储装置，并且单元阵列区是由一个正规单元阵列区202和一个冗余单元阵列区204构成的。除了向行译码器206和行冗余译码器212提供-X地址外，还本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括：多个列选择线，至少一个冗余列选择线，一个用于响应一列地址启动所述多个列选择线中的一个的列译码器，一个在提供了一个有缺陷列选择线的列地址时产生一检测信号的第一电路，和一个响应所述检测信号和所述行地址的至少一部分而启动所述冗余列选择线的第二电路。

【技术特征摘要】
JP 1997-3-31 081203/971.一种半导体存储装置，包括多个列选择线，至少一个冗余列选择线，一个用于响应一列地址启动所述多个列选择线中的一个的列译码器，一个在提供了一个有缺陷列选择线的列地址时产生一检测信号的第一电路，和一个响应所述检测信号和所述行地址的至少一部分而启动所述冗余列选择线的第二电路。2.如权利要求1所述的半导体存储装置，其中所述第一电路包括一个存储所述有缺陷列选择线的所述列地址以产生所述检测信号的熔断丝组。3.如权利要求2所述的半导体存储装置，其中所述第二电路包括一个由所述行地址的所述部分控制传输所述检测信号以启动所述冗余列选择线的传输门。4.如权利要求1所述的半导体存储装置，其中所述列译码器在所述冗余列选择线被启动时不关断所述多个列选择线中的任何一个。5.如权利要求1所述的半导体存储装置，其中所述行地址的所述部分包括所述行地址的一个最有效位。6.一种半导体存储装置包括包括至少第一和第二字线的多个字线；包括至少第一和第二位线的多个位线；包括至少第一和第二冗余位线的多个冗余位线；多个存储单元，它们中的每个位于所述字线和位线的交叉点上；多个冗余存储单元，它们中的每个位于所述字线和冗余位线的交叉点上；包括至少一个第一列选择线的多个列选择线，当所述第一列选择线被启动时，所述第一和第二位线被选择，一个冗余列选择线，当所述冗余列选择线被启动时，所述第一和第二冗余位线被选择，一个在所述第一字线被启动时，响应一第一列地址而启动所述第一列选择线的列译码器，和一个在所述第二字线被启动时，响应所述第一列地址而启动所述冗余列选择线的列冗余译码器。7.如权利要求6所述的半导体存储装置，其中所述第一字线与所述第一位线和所述第一冗余位线相交，而不与所述第...

【专利技术属性】
技术研发人员：中茂行，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]