一种半导体集成电路器件，其包含一由设置在多行及多列上的存储单元构成的主存储部分和一由设置在多行及多列上的存储单元构成的从存储部分，其中指定所述主存储部分行或列的至少一个地址输入端和指定所述主存储部分行或列的至少一个地址输入端被共同使用，...

本发明涉及一种采用相联存储器并带有路由器的网络系统，特别是其中的相联存储器还具掩码功能。当一个或多个存储数据与一个检索数据（１０５）相匹配时，一个相联存储器对所有对应于匹配的存储信息的掩码信息进行逻辑乘运算。把该逻辑乘的结果作为最短掩码...

一种半导体集成电路器件，包含一主存储部分和一由多个存储单元组构成的从存储部分，其特征在于在所述主存储部分的任意区与所述多个存储单元组的每个及具有独立高速缓存存储器功能的所述多个存储单元组之间进行的双向数据传输。因此，本发明的半导体集成电...

一种半导体集成电路器件，其特征在于包含一由设置在多行及多列上的多个存储单元构成的主存储部分；及由设置在多行及多列上的多个存储单元构成的从存储部分；用于通过数据传输总线将所述主存储部分与所述从存储部分相连的双向数据传输电路；所述从存储部分...

一种半导体集成电路器件包括一个由多行多列设置在存储单元构成的主存储部分，一个由多行多列设置的多个存储单元构成的从存储部分，及用于通过数据传输总线分别连接所述主存储部分和所述从存储部分的双向数据传输电路，其中所述主存储部分的存储单元区域内...

一种半导体装置具有多个产生彼此不同电压的电源电路及多个工作电压彼此不同的内部电路。电源电路及内部电路通过在其中插接了各个电源开关的电源线相互连接。电源线通过其中插接了各外部开关的各控制线连接到单个外部端子。电源电路及内部电路可从单个外部...

本发明提供一种具有开路位线的，使得加到字线上噪声可以被抑制到一定范围之内的ＤＲＡＭ，其中包括一个用于在该位序列的逻辑平衡向一侧偏移时，使每个位序列中的固定部分（例如，奇数位或偶数位）的逻辑值取反的逻辑取反装置（１２）以及一个用于对每个位...

半导体存储器电路包括多个各自连接到写／读电路和冗余写／读电路中的两个的移位冗余电路。多个熔丝元件彼此串联。熔丝元件之一连接在移位冗余电路之一和电源电位之间，而其余的则每个都连接在两个移位冗余电路之间。程序电路连接到设置在与连接到电源电位...

一种动态型半导体存储器件，它包括一个第一分级补偿位线、一个第二分级补偿位线、一个第一读出放大器、至少一个第二读出放大器及一个电容器和一个转移栅。该器件采用包括一个晶体管和一个电容器的存储单元，而不象传统的存储单元那样采用两个晶体管和一个...

当数据读出线处于非选择状态下时，数据选择线处于“Ｌ”电平下，因此，ＮＭＯＳ晶体管导通，并且可将电容器的电容加入到数据读出线上。因此，使数据读出线刚处于“Ｈ”电平以后，因耦合电容的影响而使数据读出线的电位的升高较小。此后，存储单元数据可传...

一个半导体存储器具有多个存储单元，根据写入地址在这些存储单元中的一个特定单元中写入数据。半导体存储器包括一个控制信号发生部件，用于在同步信号的控制下生成多个控制信号。一个列选择信号发生部件接收写入地址和控制信号以产生多个列选择信号。一个...

一非易失半导体存储装置包括一存储单元阵列及一检测存储单元阵列，每个检测存储单元与包括多个存储单元的单元存储块相连并与存储单元性能相同，在每次将数据写入相应的单元存储块时，将一预定值写入检测存储单元通过将存储在检测存储器件中的值与预定值进...

一种半导体存储器件，包括多个组，每个组包括：按矩阵排列的多个子阵列；在ｙ方向延伸穿过组的多个总Ｉ／Ｏ线对，每个总Ｉ／Ｏ线对被两列子阵列共用；在ｘ方向延伸的局部Ｉ／Ｏ线对，其每个穿过该两列的每行的子阵列；和在ｙ方向延伸穿过每个组的列的子阵...

一种半导体存储器件，将故障地址转换为非故障地址，以便保证对非故障地址区进行连续存取。存储单元阵列包括多个存储单元区。地址译码器选择存储单元区之一。地址转换电路把故障区地址转换为非故障区地址，并将转换区的地址提供给地址译码器。由此可实现对...

一种半导体存储器件，其中具有多个组，包括：提供给每个组的主驱动电路（主ＳＡＰＮ电路），以及辅助驱动电路（子ＳＡＰＮ电路），其中：每个组的主ＳＡＰＮ电路共同连接到ＶＤＤ布线和ＧＮＤ布线（主电源布线）；每个组的子ＳＡＰＮ电路连接到每个ＶＤＤ...

当协议型存储系统的存储容量以２↑［Ｎ］倍增加时，在每个接口的地址格式与存储控制器的地址格式之间有Ｎ个位不一致。一种使该系统初始化的方法是，启动其中一个接口并把请求数据包从存储控制器相继传递给已启动的接口。每个数据包带有唯一的标识符。具有...

一种用在具有突发模式的同步半导体存储器中的突发长度识别电路，其接收地址信号的三个最小有效地址信号，包括接收地址信号的反相器，用于锁存和保存地址信号的第一锁存器，第二锁存器及用于锁存和保存反相器输出的第三锁存器。解码器在当三个Ｄ锁存器的输...

本发明的优先编码器，从含将要对地址编码的信号的多个输入信号中按预定优先度依次输出上述地址，包括：多个第一编码电路，分别输出第一编码信号和除该预定数之外表示是否存在将要对上述地址进行编码的信号的第一启动信号；多个多路复用器，用于仅输出优先...

具有芯片错误恢复电路的可编程只读存储器包括存储多位数据的第一ＰＲＯＭ；存储错误校正码的第二ＰＲＯＭ；接收第一和第二ＰＲＯＭ的输出的一校正子产生器，其指示用在检测和校正一位错误中的一种形式的ＥＣＣ（错误校正码）校正子；接收第一ＰＲＯＭ的输...

电压发生器电路，包括负载晶体管电路、传输门电路、钳位电路、以及反相器电路。负载晶体管电路的栅极端子被提供ＣＥＢ信号。钳位电路的栅极端子连接到负载晶体管电路的漏极端子。负载晶体管电路的漏极端子、传输门电路的源极端子与钳位电路的栅极端子连接...