一种能进行高速重写处理的非易失性半导体存储器装置包括存储单元阵列、多条字线、多条位线、数据设定电路、写入数据锁存电路、Ｘ译码器、写入电路和定时控制电路。在存储单元阵列中，存储单元排列为一个矩阵。每一条字线通常都连接到对应页面的存储单元上...

本发明的非易失性半导体存储装置能够设定对应于擦除阈值电压的合适的读电压和通过检测存储单元阵列中的用于读或擦除的阈值电压设定对应于写电压的合适的写时间。包括第一存储单元阵列１、第二存储单元阵列２、列译码器３、行译码器４、读控制电路５、写和...

在存储器系统中，读出放大器接至存储单元阵列，在周期性的时间间隔内，根据从存储单元读取的数据驱动若干读总线。若干中点保持电路分别与读总线相联。各中点保持电路包括串接在高低电压两端之间的上拉驱动器和下拉驱动器，驱动器之间的电路节点接至关联总...

半导体集成电路器件具有器件识别码（ＩＤ１），在判断包信号（ＲＱ）是否寻址到其上，和时序发生器（１６），它响应于表示器件识别码（ＩＤ１）和包信号中的输入器件识别码（ＩＤ２）一致的找到信号（ＩＤＨＩＴ），为数据存取起动一控制序列，其中信号接...

由ＥＣＣ补救的数据被分成低位数字数据和高位数字数据以作为二进制电路的输出，通过在ＥＣＣ电路中以首先建立的数据输入序列补救数据，ＥＣＣ电路能够补救读出所有数据之前传递的每个低位和高位数字数据，从而缩短了补救处理时间。

一种半导体存储器器件具有连接到字线和位线的存储器单元。存储器单元用于存储对应于第一到第四阈值电压的两位数据。第一阈值电压低于第二阈值电压，第二阈值电压低于第三阈值电压，第三阈值电压低于第四阈值电压。半导体存储器器件包括用于有选择地将第一...

一种半导体同步存储器件，其响应外部命令（ＣＳＢ／ＲＡＳＢ／ＣＡＳＢ／ＷＥ）由此将数据位写入存储单元阵列（３１）并从存储单元阵列（３１）读出数据位，当外部电源开始向电源（４４）提供外部电源电压时，内部电源电压向固定电平上升，屏蔽信号发生器...

一种半导体多值只读存储器件，将多值数据存储在一个存储单元阵列（２１ａ）中，而将多值参考数据存储在一个参考单元阵列（２２ａ／２２ｂ／２２ｃ）中，为了读出该多值数据及对应的多值参考数据，在不同定时（ｔ１１／ｔ１２／ｔ１３）逐级地将字线（ＷＬ...

提供可降低写入时驱动位线的消耗功率和高速写入的静态随机存取存储器。在存储单元中写入“０”时，通过使ＰＣ为高电平之后将位线浮置，把对应的电源开关截止后浮置虚拟ＧＮＤ线，导通对应的补偿晶体管，使位线与虚拟ＧＮＤ线电连接。将虚拟ＧＮＤ线的电位...

一个半导体存储器件有多个存储单元阵列块，多个冗余存储单元行，一个替换地址程序电路、一个替换判别电路，一个冗余选择信号编码器，和一个替换控制电路，这些冗余选择编码信号是当替换判别信号处于激活状态时由冗余选择信号编码器输入时，从它们中间选择...

电源电压提供给升压电路的升压驱动器，当指示升压开始的升压启动信号输入时升压驱动器产生脉冲信号。当接收到脉冲信号时，升压电容器升高输出端的电压值。预充电电路在升压前等待状态给输出端提供电压。恒定电压产生电路给预充电电路提供恒定电压。

电可擦可编程非易失性半导体存储器件，其数据是由读出放大器比较存储单元的输出和参考单元的输出而读出的。在该器件中，参考单元是嵌入的，因此它具有给定的阈电压值，并允许存储单元的栅极电压和参考单元的栅极电压独立设置。

一种同步半导体存储器件（１００）包括在进入测试方式之后用于完成方式测试设置操作的电路。该器件（１００）产生第一时钟信号ＩＣＬＫ。同时，时钟信号ＣＳＢ可以被用以产生第二时钟信号ＣＳＣＬＫ。ＩＣＬＫ和ＣＳＣＬＫ可用于在测试方式中产生更高频率...

一种半导体器件，包括具有标准单元阵列和冗余单元阵列的块。Ｒ／Ｎ转接设置电路包括串联的多个晶体管。冗余确定电路接收一个地址，并确定是否采用冗余单元阵列。若采用冗余确定电路不仅输出有效ＹＰＲ信号，而且输出故障单元阵列的目前列方向位置。该位置...

一种能消除对电源电压波动和器件容差的依赖的在低电压下高速运行的电平检测器。其通过电阻型的分压执行从负载电压产生电路输入的信号电压电平的预定电平改变，分压是用独立于提供给电路本身的电源电压的一参考电源电压经分压电阻元件得到的。差分放大器馈...

本发明的读出放大器电路具有由一对反相电路ＩＮＶ１，ＩＮＶ２所构成的读出放大器ＳＡ和连接在读出放大器ＳＡ的输出部的反相器Ｉ１，Ｉ２，Ｉ３，在读出放大器ＳＡ与各个反相器Ｉ１，Ｉ３的输出端之间分别连接通过用于激活读出放大器ＳＡ的信号ＳＥ２而导...

本发明的半导体存储器装置包括：存储器单元阵列（１０２），其具有排列成行和列的若干存储单元；寄存器阵列（１０４），其包括相应于存储器单元阵列的行和列的至少一部分而排列成行和列的若干通道寄存器（１０６—１１至１０６－ｍｎ）。第一列存储单元和...

本发明的可编程熔丝电路包括用于编程的熔丝１０３，其连在第一电压供电电路１０１与第二电压供电电路１０２之间，可在需要时切断；以及与连接点１００相连的保持／驱动电路１０６。在该熔丝电路中，第一和第二电压供电电路１０１和１０２分别根据第一和第...

一种半导体存储器，包括通过尺寸缩小的传输总线与许多寄存器连接的存储器阵列。可以实现传输总线尺寸的缩小而不显著提高数据处理速度。半导体存储器可包括多个沿第一方向排列的单元区域（３０２－０和３０２－１）。读出放大器组（３０４－０至３０４－２...

一种非易失性半导体存储器，包括存储单元阵列（１）、比较部分７０和多个写电路（８００至８１５）。比较部分把从存储单元阵列读出的包括多个第一位数据（Ｄｍ０至Ｄｍ１５）的读出数据，与包括多个第二位数据（Ｄｒ０至Ｄｒ１５）的期望值以位为单位进行...