在此提供一种半导体器件，其中包括：形成在半导体基片上的第一绝缘膜；垂直和水平地形成在存储单元区域中的第一绝缘膜上的实际操作电容器；有选择地形成在该存储单元区域的四个角上的伪电容器；以及形成在该实际操作晶体管和伪电容器上的第二绝缘膜。

根据本发明，叠层ＦｅＲＡＭ使用一种结构，其中该位线形成在所述铁电电容器的上方。该字线被形成为使得它在接近于该接触插塞的区域偏离该相对的另一条字线，并且在不接近该接触插塞的区域移向该另一条字线，并且该接触孔被形成为使得它相对于相关板条线的...

用于ＮＭＯＳ晶体管中扩展区的砷剂量在５×１０＃＋［１４］至２×１０＃＋［１５］ｉｏｎｓ／ｃｍ＃＋［２］的范围内，优选在１．１×１０＃＋［１５］至１．５×１０＃＋［１５］ｉｏｎｓ／ｃｍ＃＋［２］的范围内。同样地，除了砷之外，通过离子注入向...

利用化学气相沉积方法（ＣＶＤ方法）形成下包层、核心和上包层。至少调整氮氧化硅的氧的添加量，氮的添加量和硅的添加量之一，以便核心具有高于包层的所需折射率。此外，形成终点检测器，在刻模形成核心的过程中，所述终点检测器变成干蚀刻的蚀刻限位器。

一种半导体器件，包括： 一个带有半导体元件的硅基片； 一个形成于所述硅基片中的隔离沟，用于隔离所述硅基片中有效区，所述隔离沟具有一个梯形的横截面形状并具有随着离所述硅基片表面的深度的增加而逐渐变窄的宽度； 一层形成于所...

在看作黑盒子的宏器件要屏蔽的目标区域的边界上、边界内侧、边界外侧，或边界内侧和外侧给出屏蔽布线，以包围目标区域。屏蔽布线与宏器件等的电源端或供电布线电相连，或通过接触区与另一布线层上的供电布线电相连，从而固定屏蔽布线的电位。通过估算物理...

在具有由第一导电类型半导体构成的表面层的下层衬底上形成第一层。第一层由电阻高于下层衬底表面层电阻的半导体构成。在第一层的部分表面区中形成第二导电类型的第一杂质扩散区。第一杂质扩散区没有到达下层衬底的表面。在第一层中设置第一导电类型的第二...

栅极长度为１１０纳米±１５纳米或更短（在设计规则中为１３０纳米或更短），或者相邻的栅电极结构之间的区域的纵横比（栅电极结构的高度与栅电极结构之间的距离的比值）为６或更高。通过等离子体ＣＶＤ（ＨＤＰ－ＣＶＤ）方法，在６５０℃或更低的薄膜形...

一种具有ｐ沟道ＭＯＳ晶体管的半导体器件，其中包括：含氮的氧化硅的栅绝缘膜；含硼的硅的栅极；在栅极的侧壁上包含氧化硅的侧壁衬垫；具有平面化表面的层间绝缘膜；形成在层间绝缘膜中的布线沟槽的接触通孔；包括下层阻挡层和上层铜区并且填充在该布线沟...

一种接触器，包括： 布线基片；以及 在所述布线基片上形成的多个接触电极，其中， 所述多个接触电极中每一个都是其一端接合到所述布线基片的棒状部件； 所述多个接触电极中每一个的另一端至少有两个斜面；以及 由所述...

一种叠层型半导体器件具有减小的总高度和提高该叠层结构的机械强度的可靠性。该半导体器件还具有改进的散热特性。第一插入物具有一个表面，其上形成第一电极焊盘，并且该第一半导体元件被安装为使得该电路形成表面与第一插入物相对。第二半导体元件具有一...

一种非易失半导体存储器及其制造方法针对于执行稳定和高度可靠的操作。首先，在一个ｐ型硅半导体基片中形成凹槽，并且杂质扩散层形成在该凹槽的下表面上。然后，一个栅绝缘膜形成在ｐ型硅半导体基片上。该栅绝缘膜具有三层结构，其中按次序叠加由氧化硅膜...

一种半导体存储器件，其中包括： 具有存储单元的存储单元阵列； 相位调节电路，用于使外部时钟信号延迟预定的量，以产生一个被调节时钟信号； 相位比较器，用于把所述外部时钟信号的相位与所述被调节时钟信号的相位相比较，并且根据...

一种具有用于修复在制造之后发现的存储器缺陷的激光可编程熔丝的半导体器件，其中护圈和熔丝图案被设计为占用较少的芯片空间。该半导体器件具有与一个矩形护圈的纵轴平行延伸的熔丝图案，以及从该熔丝图案分支并且在与该轴的方向相垂直地从该护圈引出的图...

一种非易失性半导体存储器件，包括： 半导体衬底； 由形成在所述半导体衬底表面部分中的杂质扩散层构成的多个位线；以及 由形成在所述半导体衬底上的导电层构成的在俯视图中与所述多个位线交叉的多个字线； 形成在所述字线上...

本发明公开了一种半导体器件及其制造方法，尤其是提供了一种采用布线衬底的半导体器件制造方法，该方法可以便于布线衬底的操纵。该方法包括以下步骤：在硅衬底上形成可剥离树脂层；在所述可剥离树脂层上形成布线衬底；将半导体芯片安装在所述布线衬底上；...

提供一种具有用于提供电能的驱动器晶体管的半导体存储器件，其可以在非激活过程中减少泄漏电流，并且在激活过程中保证用于读出放大器的足够供电能力。栅极宽度被与位线方向相垂直地提供在每两个位线对间距处，并且电源电压ＶＤＤ和参考电压ＶＳＳ被馈送到...

本申请公开了一种半导体器件及其制造方法。在该半导体器件中，当半导体芯片并列地排列时，多个半导体芯片的每一个的电路形成表面可以容易地置于齐平的平面上，由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在...

一种标志识别方法，用于对形成在硅基片的电路图案形成表面上的识别标志进行图案识别，其中包括： 把硅基片的厚度设置为５微米至５０微米； 把具有等于８００ｎｍ或更短的波长的白光或可见光照射到基片的电路图案形成表面上； 由在所...

一种半导体器件，具有借助粘结剂层以两维布局安装在基板上的多个半导体元件， 特征在于： 形成在所述基板上并位于半导体元件周围的树脂层，树脂层的厚度与半导体元件厚度基本相同； 形成在树脂层表面以及半导体元件的电路形成面上的...