富士通株式会社专利技术

富士通株式会社共有10017项专利

  • 在本发明的半导体器件及其制造方法中,在半导体衬底(11)中设置具有多个端子的电路;在该衬底上设置与电路的端子相连接的内部布线图案(12);在衬底上设置覆盖衬底的保护层(14);在衬底上设置从保护层上伸出并与内部布线图案相连接的通路(13...
  • 一种安装驱动器IC的组件,该驱动器IC为平板显示板的显示装置的驱动电路,该组件包括驱动显示电极的驱动器IC芯片(4)和电连接驱动器IC芯片的布线板。该结构的安装驱动器IC芯片的组件包括第一布线单元(1),由驱动电源系统布线形成,将电源电...
  • 本发明涉及测试形成有多个芯片和CSP(芯片尺寸封装)的晶片级的每个芯片上的半导体器件的探针卡和测试方法。探针卡的特征在于,包括:柔性接触板,按预定布局设置于接触板上的多个接触电极,设置于接触板上各电极组之间的刚性基片,其上具有暴露接触电...
  • 带有安装面的磁头组件,在安装面上安装集成电路芯片用以处理信号。集成电路芯片包覆保护层,用以防止由集成电路芯片产生外来颗粒。
  • 将磁头IC芯片装在悬浮件上将引起形变,本发明可以防止磁盘装置中磁头组件的悬浮件发生这种形变。装在悬浮件上的磁头IC芯片具有金做的凸出电极。悬浮件具有连接于磁头IC芯片相应凸出电极上的电极托。各个电极托具有金做的表面层。采用超声焊接法将磁...
  • 探针卡包括印刷板和多层基板。还可包括柔性衬垫。与芯片之一的电极相对的接触电极被配置在柔性衬垫上面或下面,或设在基板上的弹性物质上。第一布线有与接触电极连接的第一部分、从第一部分延伸到下面的基板的平面过渡部分和与多层基板上的内部端连接的连...
  • 本发明涉及对具有微细端子的LSI进行测试时使用的接触开关及其制造方法。其制做成本低并可形成众多探针,具有良好的耐热性和数百回的使用寿命,而且能够进行高速动作测试。接触开关配置在LSI6和配线基板8之间,通过接触电极22将之电连接起来。接...
  • 一种磁传感器,其包括由软铁磁材料的第一磁性层、非磁性层、铁磁材料的第二磁性层和反铁磁层构成的层状结构和用于检测外部磁场变化为电阻变化并将其输出的转换元件,至少一部分第一磁性层由Ni-Fe材料构成,以wt%计算的Ni含量X↓[Ni]和以纳...
  • 一种安装半导体芯片的方法,其中通过用作为底填料的粘合剂填充芯片和基板之间的间隙来安装IC芯片。底填料的轮廓线做成具有需要的形状。为此,提供有突点的磁头IC芯片放置在由底填料粘合剂覆盖并提供有焊盘的悬杆上。一焊接工具按压磁头IC芯片并对磁...
  • 半导体存储器件包括数量为N的多个外部端口,每个外部端口都接收指令,和一个内部电路,它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。
  • 一种集成电路的铁电电容器元件的制造工艺,其中包括下列步骤:淀积导电的底部电极层,此底部电极层优选由贵金属制成;用铁电电介质材料层覆盖底部电极层;在淀积包含贵金属氧化物的第二电极层之前,对铁电电介质进行第一次退火;在淀积导电的顶部电极层之...
  • 一种半导体装置,包括:装有功能部件的外壳(14、14A、14B、14C);用导电材料制成并模制在树脂外壳(14、14A、14B、14C)中的线路图案(12a);从外壳(14、14A、14B、14C)露出的部分线路图案(12a);与线路图...
  • 本发明提供一种具有一个寄存器和一个信息生成电路的半导体设备,该设备可减少要传输的数据,并因而节约电能。所述寄存器储存第一信息。所述信息生成电路响应一个从所述设备的外部设备获取的信号产生第二信息,该第二信息指示了第一信息的哪些比特要被取反。
  • 可以减小电极或布线层间寄生电容的半导体器件及其制造方法。具有:在半导体衬底10上边形成的绝缘膜72;绝缘膜72上边形成且具有开口部分82的绝缘膜78;至少在开口部分82内形成的导电体84,在绝缘膜72上形成具有与开口部分82的形状对应的...
  • 一种组合物,包含硅氧烷树脂、基本上由硅、碳和氢构成的硅化合物,其中在一分子的主链中形成-X-键的碳与硅原子数之比范围为2∶1~12∶1,其中X是(C)#-[m],其中m是1~3的整数,或者9个或更少碳原子的取代或未取代的芳香族基团和溶剂...
  • 数据被存储到多个第一存储器块中,而用来再生此数据的再生数据被存储到第二存储器块中。在读出操作中,直接从被选择的第一存储器块读出数据,或从存储在未被选择的第一存储器块中的数据以及存储在第二存储器块中的再生数据来再生此数据。就有可能在此第一...
  • 本发明的目的是在具有高介电体栅绝缘膜的超高速半导体装置中,抑制杂质元素从介入高介电体栅绝缘膜的栅电极到Si基板的扩散,或金属元素或氧原子从高介电体栅绝缘膜到Si基板或到栅电极的扩散。在通过原子层堆积形成高介电体栅绝缘膜时,形成将Si基板...
  • 在具有第一导电类型的沟道、源和漏区的化合物半导体层内设置减少了延迟变动的场效应晶体管。在上述的区域上分别形成栅、源和漏电极。特别是栅电极设有在与所述源和漏区的相对方向交叉的方向上延伸的伸出部分,并从沟道区伸出。在该化合物半导体层中,形成...
  • 一种半导体器件,它具有确定在硅衬底主表面上的第一和第二有源区、制作在第一有源区中并具有第一延伸区和深于第一延伸区并被第一浓度的铟掺杂的第一小袋区域的第一n沟道MOS晶体管、以及制作在第二有源区中并具有第二延伸区和深于第二延伸区并被低于第...
  • 在衬底上形成隧道绝缘膜和构成浮栅下部的第一半导体膜,腐蚀形成器件隔离凹槽,在凹槽中和第一半导体膜上形成器件隔离绝缘膜,从第一半导体膜的上表面去除器件隔离绝缘膜,减薄器件隔离凹槽上的器件隔离绝缘膜,选择生长用作浮栅上部的第二半导体膜,并使...