光电阵列器件平面化接地方法技术

本发明专利技术公开了一种光电阵列器件平面化接地方法，包括如下步骤：(1)在衬底上依次生长下接触层、有源区和上接触层；(2)通过光刻形成台面图案，陡直刻蚀出内部像素；(3)刻蚀出用于将下电极引至台面以上的缓坡；(4)淀积金属电极层；(5)淀积互联金属；(6)进行两个芯片的倒装互联，形成电学连接。本发明专利技术通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，实现正负电极位于同一平面上，有利于后续的倒装互联。

【技术实现步骤摘要】

本专利技术属于半导体制造领域，涉及一种。
技术介绍
光电阵列器件与其对应的驱动/读出电路的倒装互联技术目前已经被广泛应用。一般来说，光电器件是双端器件，包含一个正电极和一个负电极，两个电极一般分别位于材料结构上的上接触层和下接触层处，两者水平位置并不一致。另一方面，读出/驱动电路是标准的CMOS电路，其所有引出pad都位于同一平面上。这就给倒装互联造成了困难。如图1所示，现有的解决方法，一般是在光电阵列上分两次沉积互联金属(如In等)。位于上接触层上的金属球较小，高度较低。而位于下接触层上的金属球较大，高度较高。从而两者位于同一个高度上，能够实现倒装互联。然而这种方法对工艺的控制和一致性要求较高，对倒装焊的控制非常严格，从而造成成品率不高，成本上升。
技术实现思路
本专利技术所要解决的技术问题是提供一种，通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，实现正负电极位于同一平面上，有利于后续的倒装互联。为了解决以上技术问题，本专利技术提供了一种，包括如下步骤: (I)在衬底上依次生长下接触层、有源区和上接触层；(2)通过光刻形成台面图案，陡直刻蚀出内部像素；(3)刻蚀出用于将下电极引至台面以上的缓坡；(4)淀积金属电极层；(5)淀积互联金属；(6)进行两个芯片的倒装互联，形成电学连接。优选地，步骤(2)通过光刻形成台面图案，使用等离子体刻蚀，离子束刻蚀设备陡直刻蚀出内部像素。优选地，步骤(3)通过光刻形成台面图案，使用湿法腐蚀或特殊的等离子体刻蚀工艺刻蚀出用于将下电极引至台面以上的缓坡。优选地，步骤(4)通过光刻形成电极图案，并通过电子束蒸发、溅射或热蒸发的方法形成内部像素上的上电极与接地像素上的下电极。进一步地，步骤(4)中内部像素上的上电极与接地像素上的下电极可以一次沉积，也可以分两次分别沉积。更近一步地，步骤(4)中内部像素上的上电极仅局限于像素内部，而接地像素上的下电极覆盖整个缓坡台面，将下接触层金属引至台面以上。优选地，步骤(6)使用倒装焊机进行两芯片之间的对准和平行化调节，并通过施加压力和加热完成两个芯片的倒装互联。本专利技术的方法通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，从而实现正负电极位于同一平面上，有利于后续的倒装互联。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细说明。图1是现有在光电阵列上分两次沉积互联金属的结构示意图；图2是本专利技术步骤(I)在衬底上依次生长下接触层、有源区和上接触层后的示意图；图3本专利技术步骤(2)陡直刻蚀出内部像素后的示意图；图4是本专利技术步骤(3)刻蚀出用于将下电极引至台面以上的缓坡的示意图；图5是本专利技术步骤(4)淀积金属电极层后的示意图；图6是本专利技术步骤(5)淀积互联金属后的示意图；图7是本专利技术步骤(6)进行两个芯片的倒装互联，形成电学连接的示意图；图8是本专利技术方法的流程图。图中的附图标记为: 具体实施方式 1、衬底；2、下接触层；3、有源区；4、上接触层；5、金属电极层；6、CMOS驱动电路。如图8所示，本专利技术提供了一种，包括如下步骤:(I)在衬底上依次生长下接触层、有源区和上接触层；(2)通过光刻形成台面图案，陡直刻蚀出内部像素；(3)刻蚀出用于将下电极引至台面以上的缓坡；(4)淀积金属电极层；(5)淀积互联金属；(6)进行两个芯片的倒装互联，形成电学连接。如图2至图7所示，为本专利技术各步骤的示意图。如图2所示，第一步是外延材料的生长。使用MBE，MOCVD在衬底I上生长外延材料。外延材料一般包括下接触层2，有源区3和上接触层4等结构。如图3所示，第二步是内部像素台面陡直刻蚀。通过光刻形成台面图案，并使用离子体刻蚀(ICP)，离子束刻蚀(IBE)等设备陡直刻蚀出内部像素。这种方法的好处是易于控制，台面陡峭，隔离性能好。如图4所示，第三步是外部接地台面缓坡刻蚀。通过光刻形成台面图案，并使用湿法腐蚀或特殊的ICP刻蚀工艺刻蚀出用于将下电极引至台面以上的缓坡。如图5所示，第四步是电极沉积。通过光刻形成电极图案，并通过电子束蒸发、溅射、热蒸发等方法形成金属电极层5。内部像素上的上电极与接地像素上的下电极金属可以一次沉积，也可以分两次分别沉积。内部像素上的上电极仅局限于像素内部，而接地像素上的下电极覆盖整个缓坡台面，将下接触层金属引至台面以上。缓坡结构是此步骤能够成功的关键保障。如图6所示，第五步是互联金属(如In)沉积。通过光刻形成互联金属图案，并通过热蒸发等方法淀积互联金属。如图7所示，第六步是倒装互联。使用倒装焊机进行两芯片之间的对准和平行化调节，并通过施加一定的压力和加热完成两个芯片的倒装互联，形成与CMOS驱动电路6的电学连接。 本专利技术的方法通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，实现正 负 电极位于同一平面上，有利于后续的倒装互联。本文档来自技高网...

【技术保护点】
一种光电阵列器件平面化接地方法，其特征在于，包括如下步骤：(1)在衬底上依次生长下接触层、有源区和上接触层；(2)通过光刻形成台面图案，陡直刻蚀出内部像素；(3)刻蚀出用于将下电极引至台面以上的缓坡；(4)淀积金属电极层；(5)淀积互联金属；(6)进行两个芯片的倒装互联，形成电学连接。

【技术特征摘要】
1.一种光电阵列器件平面化接地方法，其特征在于，包括如下步骤: (1)在衬底上依次生长下接触层、有源区和上接触层； (2)通过光刻形成台面图案，陡直刻蚀出内部像素； (3)刻蚀出用于将下电极引至台面以上的缓坡； (4)淀积金属电极层； (5)淀积互联金属； (6)进行两个芯片的倒装互联，形成电学连接。2.如权利要求1所述的光电阵列器件平面化接地方法，其特征在于，步骤(2)通过光刻形成台面图案，使用等离子体刻蚀，离子束刻蚀设备陡直刻蚀出内部像素。3.权利要求1述的光电阵列器件平面化接地方法，其特征在于，步骤(3)通过光刻形成台面图案，使用湿法腐蚀或特殊的等离子体刻蚀工艺刻蚀出用于将下电极引至台面以上的缓坡。4.权利要...

【专利技术属性】
技术研发人员：黄寓洋，塞万·拉方波罗塞，刘惠春，
申请(专利权)人：无锡沃浦光电传感科技有限公司，
类型：发明
国别省市：