具有改进结构并减小所占面积的半导体器件及其制造方法技术

一种半导体器件，包括形成于半导体衬底的器件区中的源和漏，及杂质浓度高于器件区杂质浓度的电极缩回部分。电极缩回部分形成为与源和漏中的一个接连。邻近电极缩回部分的源或漏的电极共用作电极缩回部分的电极。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种诸如MOS晶体管等半导体器件及其制造方法，特别涉及一种小型半导体器件及其制造方法。在MOS晶体管中，源和漏形成于半导体衬底中，栅相对于源和漏形成，流过源和漏之间的漏电流由相当于加到栅上的电压的栅压来控制。产生漏电流的栅阈值电压随加到半导体衬底上的电位变化。所以为了控制半导体衬底上的电位，用于元件或器件区的电极拉深或缩回(drawing orwithdrawal portion)部分形成于其中形成有源和漏的MOS晶体管的器件区。衬底电极设置在与源和漏的各电极无关的电极缩回部分。为了实现衬底电极与半导体衬底的器件区之间的欧姆接触，用导电类型与器件区相同的杂质使电极缩回部分的杂质浓度高于器件区。在MOS晶体管用作如反相器等数字电路的构件时，必须保持半导体衬底的电位，即，当MOS晶体管形成在相当于半导体衬底的器件区的阱中时，例如以预定电位加到阱上。因此，设置于器件区的电极缩回部分的衬底电极借助外部互连与用于源和漏电极中的任一个电连接，以保持与加到源或漏极上的电位相同。因此，上述常规MOS晶体管具有与源和漏电极无关的衬底电极，即使当器件区所用电位与加到源或漏极上的电位相同时，也要借助外部互连提供衬底电位。所以常规半导体器件需要较大的器件面积，用于隔开衬底电极。从这个角度出发，特别希望一种能实现更小型化的半导体器件及其制造方法。本专利技术采用以下的结构解决上述问题。根据本专利技术的半导体器件包括形成于半导体衬底器件区的源和漏，源和漏通过栅压控制其间的电流，并分别具有电极；及形成于器件区中以便连接源和漏中的任一个的器件区电极缩回部分，该部分的杂质浓度高于器件区的杂质浓度，附着于源和漏中的一个邻接电极缩回部分的电极，共同用作电极缩回部分的电极。根据本专利技术的半导体器件，由于器件区中电极缩回部分的电极设置成与邻接电极缩回部分的源和漏的电极中的任一个公用，所以加到器件区的电位可以保持与源或漏中的一个相同。所以，根据本专利技术，由于不再需要与源或漏电极无关并用作器件区的衬底电极，由此可以减少器件区的尺寸。所以可以使半导体器件小型化。而且，一种制造本专利技术上述半导体器件的方法包括以下步骤在半导体衬底的器件区中形成限定了开口的掩模；从掩模开口上的开口边缘的相对侧看的相反的斜方向，向暴露于开口的器件区表面的两半中离子注入杂质，从而在器件区中形成用于电极缩回部分的杂质注入区和源或漏，使它们彼此接连；及在器件区上形成与彼此邻接的两杂质注入区接连的电极。本专利技术制造半导体器件的方法中，由于利用具有限定于半导体衬底的器件区的开口的同一掩模，从彼此相反的斜方向进行离子注入，形成用于器件区的电极缩回部分的杂质注入区和与之邻接的源或漏杂质注入区，所以，通过用于激活杂质注入区中的杂质的热处理，可以容易且有效地形成电极缩回部分和与之邻接的源或漏。所以，根据本专利技术，可以低成本、较容易、较有效地制造本专利技术的半导体器件。虽然以上简述了本申请各方案中典型的一个，但是从以下说明中可以了解本专利技术的各方案及其特定的结构。尽管本说明书以特别指出和明确本专利技术主题的权利要求书作结束，但应该相信，通过以下结合附图的说明会更好地理解本专利技术的这些及其它目的、特征和优点，其中图1是展示本专利技术晶体管结构的局部纵剖图；图2(a)和2(b)是制造方法的示图，部分展示了制造本专利技术晶体管结构的方法，图2(a)是展示用于漏的离子注入工艺的剖面图，图2(b)是展示用于源和电极缩回部分的离子注入工艺的剖面图；图3与图2(b)类似，展示了本专利技术另一制造方法的离子注入工艺；图4是展示本专利技术的半导体器件应用于其中的实施例的CMOS反相器的局部纵剖图；及图5是图4所示CMOS反相器的电路图，图5(a)是展示栅输入信号接通的电路图，图5(b)是展示栅输入信号截止的电路图。以下通过示于附图的优选实施例详细说明本专利技术。图1示出了一个实施例，其中将本专利技术应用于包括NMOS晶体管的半导体器件10中。在图1所示的实施例中，NMOS晶体管10形成于P阱12中，P阱12形成于由N型硅构成的半导体衬底11中，P阱12作元件或器件区。P阱12包括源13和漏14，它们皆由N+扩散区(杂质区)构成，其杂质浓度大于半导体衬底11的杂质浓度，电极拉深或缩回部分15由P+扩散区构成，其杂质浓度大于P阱12的杂质浓度。在图1所示的实施例中，漏14按与常规MOS晶体管类似的方式形成，其一部分暴露于半导体衬底11的平面上。漏14通过限定于绝缘膜16中的接触孔17与漏极18电连接，绝缘膜16例如由氧化硅构成，用于覆盖半导体衬底11的表面。另一方面，源13形成于斜区内，沿凹形部分19的周缘壁部分19a延伸，凹形部分19形成于半导体衬底11中，具有直角截面构形，整体上为锥形。而且，源13延伸到半导体衬底11的表面。相当于控制电极的栅21形成于半导体衬底11表面的源13和漏14之间，半导体衬底11上带有插在源和漏之间的栅氧化膜20，这早已是众所周知的。而且，电极缩回部分15沿位于凹形部分19的周缘壁部分19a相对侧的周缘壁部分19b形成。电极缩回部分15和源13设置成相对于凹形部分19彼此相邻。而且，在凹形部分19的底部，形成的电极缩回部分15和源13之间有间隔W。从减小寄生电阻的观点出发，间隔W最好小于或等于例如0.5μm，相当于源13和电极缩回部分15之间基本上不产生以后将说明的的寄生电阻的范围。为了使NMOS晶体管10小型化，间隔W可以设定成小于2μm，最好为零。开口朝向凹形部分19或与凹形部分19连接的接触孔22限定于绝缘膜16中。源13和电极缩回部分15与相当于穿过接触孔22的导电层的联合型或结合电极23连接。由于电极缩回部分15由与P阱12相同类型的P型杂质区形成，且其杂质浓度高于P阱12的杂质浓度，所以，在结合电极23作源极，且预定的漏电压加到结合电极23和漏极18之间时，结合电极23和P阱12间可以实现合适的欧姆接触。在预定漏电压加于漏极18和结合电极23之间的状态下，通过控制加于栅21的电压，NMOS晶体管10可以控制源13和漏14间漏电流的间歇性，这也早已是众所周知的。由于P阱12保持在通过连接电极缩回部分15的结合电极23施加到源13上的电位，所以可以可靠地防止因相当于器件区的P阱12的电位变化而造成栅21的阈值电压发生变化。这样，根据本专利技术的半导体器件10，不必形成专用于电极缩回部分的常用电极，器件区的电位也可以保持在预定值，因此，可以得到提供稳定阈值的令人满意的开关工作。因采用了结合电极23，专用于电极缩回部分的电极变得不再必要，所以可以减小相当于器件区的P阱12的面积。这样，可以使半导体器件10小型化。而且，源13和电极缩回部分15相邻设置可以防止与两者间的距离成正比发展的寄生电阻和寄生电阻上发生的电压降，可靠地防止由于该电压降引起的器件区12发生电位变化。由于器件区12电位的变化会引起其中引入半导体器件10的电路的工作特性发生变化，所以因减小或消除了寄生电阻可以提供稳定的电路工作特性。图2(a)和2(b)展示了制造图1所示NMOS晶体管10的方法的一个实施例。如图2(a)所示，例如，按与以上相同的方法，通过离子注入和热处理在半导体衬底11中形成P阱12。而且，例如利用与现有技术中类似的CVD本文档来自技高网...

【技术保护点】
一种半导体器件，包括：形成于半导体衬底器件区的源和漏，源和漏通过栅压控制其间的电流，并分别具有电极；及形成于器件区中以便连接所述源和漏中的任一个的器件区电极缩回部分，该部分的杂质浓度高于器件区的杂质浓度；所述电极附着于所述源和漏 中的一个并邻接所述电极缩回部分，共同用作所述电极缩回部分的电极。

【技术特征摘要】
JP 1997-1-31 033074/971.一种半导体器件，包括形成于半导体衬底器件区的源和漏，源和漏通过栅压控制其间的电流，并分别具有电极；及形成于器件区中以便连接所述源和漏中的任一个的器件区电极缩回部分，该部分的杂质浓度高于器件区的杂质浓度；所述电极附着于所述源和漏中的一个并邻接所述电极缩回部分，共同用作所述电极缩回部分的电极。2.如权利要求1的半导体器件，其中所述电极缩回部分和与所述电极缩回部分相邻的所述源和漏中一个之间的间隔小于2μm。3.如权利要求1的半导体器件，该半导体器件为CMOS，它包括彼此串联的PMOS和NMOS，其中用于所述PMOS和NMOS的源或漏的一个电极共用作电极缩回部分的电极。4.一种制造半导体器件的方法，所述器件包括形成于半导体衬底器件区的源和漏，源和漏通过栅压控制其间的电流，并分别具有电极；及形成于器件区中以便连接所述源和漏中的任一个的器件区电极缩回部分，该部分的杂质浓度高于器件区的杂质浓度，该方法包括以下步骤在半导体衬底的器件区中形成限定了开口的掩模；从掩模开口上的开口边缘的相对侧看相反的斜方向，向暴露于开口的器件区表面的一半和另一半中离子注入杂质，从而在器件区中形成用于电极缩回部分的杂质注入区和源或漏，使它们彼此接连；及在器件区上形成与彼此邻接的所述两杂质注入区连接的电极。5.一种半导体器件，包括第一导电类型的半导体衬底；形成于所述半导体衬底表面中并在其表面附近的第二导电类型的阱；形成于所述阱中的晶体管结构，所述晶体管结构具有所述第一导电类型的第一和第二杂质区，所述两杂质区是彼此间隔开的，及形成于所述间隔区上的控制电极；所述第二导电类型的第三杂质区，所述第三杂质区形成为与所述阱中的第一杂质区间隔预定距离，且其...

【专利技术属性】
技术研发人员：马场俊，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]