【技术实现步骤摘要】
具有多阶型存储单元阵列的非易失性存储器及其控制方法
[0001]本专利技术是有关于一种非易失性存储器与其相关控制方法,且特别是有关于一种具多阶型存储单元阵列之非易失性存储器及其相关编程控制方法。
技术介绍
[0002]众所周知,非易失性存储器在电源停止供应后仍可持续地记录数据,因此非易失性存储器已经广泛地运用在各式电子装置中。一般来说,非易失性存储器可分为一次编程非易失性存储器(one-time programmable non-volatile memory,简称OTP非易失性存储器)与多次编程非易失性存储器(multi-time programmable non-volatile memory,简称MTP非易失性存储器)。以下介绍几种非易失性存储单元(memory cell)。
[0003]请参照图1A,其所绘示为OTP存储单元示意图。OTP存储单元c1包括一浮动栅晶体管F与一开关晶体管M。OTP存储单元c1的第一端连接至源极线(source line,SL),OTP存储单元c1的第二端连接至位线(bit line,BL),OTP存储单元c1的控制端连接至字线(word line,WL)。
[0004]如图1A所示,开关栅晶体管M的第一源/漏极端(source/drain terminal)连接至源极线SL,开关栅晶体管M的栅极端连接至字线WL。浮动栅晶体管F的第一源/漏极端连接至开关晶体管M的第二源/漏极端,浮动栅晶体管F的第二源/漏极端连接位线BL。
[0005]于写入动作(write ...
【技术保护点】
【技术特征摘要】
1.一种非易失性存储器,包括:一存储单元阵列,包括m
×
n个多阶型存储单元,连接至m条字线以及n条位线,其中每一所述多阶型存储单元可为X种储存状态其中之一,且X大于等于4;一电流供应电路,提供X个参考电流;一路径选择电路,连接至所述电流供应电路以及所述n条位线,其中所述路径选择电路包括n个路径选择器,且一第一路径选择器连接至所述电流供应电路与一第一位线;一验证电路,连接至所述路径选择电路,并产生n个验证信号,其中所述验证电路包括n个验证元件,且一第一验证元件连接至所述第一路径选择器并产生一第一验证信号;其中,于一验证动作时,所述电流供应电路先提供一第M参考电流,经由所述第一路径选择器传递至所述第一验证元件,并转换为一第一参考电压;之后,一第一多阶型存储单元产生一第一存储单元电流,经由所述第一位线与所述第一路径选择器传递至所述第一验证元件,并转换为一第一感测电压;以及,所述第一验证元件根据所述第一参考电压与所述第一感测电压,产生所述第一验证信号,以决定所述第一多阶型存储单元是否到达一第M储存状态,其中m、n、M与X为正整数,M大于等于1且M小于等于X。2.根据权利要求1所述的非易失性存储器,其中所述第一路径选择器包括一参考电流路径与一存储单元电流路径;所述参考电流路径受控于一参考电流致能信号;所述存储单元电流路径受控于一存储单元电流致能信号;当所述参考电流致能信号动作时,所述参考电流路径连接于所述电流供应电路与所述第一验证元件之间;以及,当所述存储单元电流致能信号动作时,所述存储单元电流路径连接于所述第一位线与所述第一验证元件之间。3.根据权利要求2所述的非易失性存储器,其中所述参考电流路径包括一第一开关晶体管;所述存储单元电流路径包括一第二开关晶体管;所述第一开关晶体管的一第一源/漏极端连接至所述电流供应电路,所述第一开关晶体管的一第二源/漏极端连接至所述第一验证元件,所述第一开关晶体管的一栅极端接收所述参考电流致能信号;以及,所述第二开关晶体管的一第一源/漏极端连接至所述第一位线,所述第二开关晶体管的一第二源/漏极端连接至所述第一验证元件,所述第二开关晶体管的一栅极端接收所述存储单元电流致能信号。4.根据权利要求2所述的非易失性存储器,还包括一电压钳位电路连接至所述电流供应电路与所述路径选择电路,所述电压钳位电路提供一钳位电压至所述路径控制电路,用以将所述第一路径选择器的所述参考电流路径与所述存储单元电流路径固定于一偏压电压。5.根据权利要求2所述的非易失性存储器,其中所述参考电流路径包括一第一开关晶体管与一第一控制晶体管;所述存储单元电流路径包括一第二开关晶体管与一第二控制晶体管;所述电压钳位电路包括一运算放大器、一第三开关晶体管与一第三控制晶体管;所述运算放大器的一第一输入端接收所述偏压电压,所述运算放大器的一第二输入端连接至所述第三控制晶体管的一第一源/漏极端,所述运算放大器的一输出端产生所述钳位电压;所述第三控制晶体管的所述第一源/漏极端连接至所述电流供应电路,所述第三控制晶体管的一栅极端连接至所述运算放大器的所述输出端;所述第三开关晶体管的一第一源/漏极端连接至所述第三控制晶体管的一第二源/漏极端,所述第三开关晶体管的一第二源/漏极端连接至一电源电压,所述第三开关晶体管的一栅极端接收一钳位致能信号;所述第一控
制晶体管的所述第一源/漏极端连接至所述电流供应电路,所述第一控制晶体管的一栅极端连接至所述运算放大器的所述输出端;所述第一开关晶体管的一第一源/漏极端连接至所述第一控制晶体管的一第二源/漏极端,所述第一开关晶体管的一第二源/漏极端连接至所述第一验证元件,所述第一开关晶体管的一栅极端接收所述参考电流致能信号;以及,所述第二控制晶体管的一第一源/漏极端连接至所述第一位线,所述第二开关晶体管的一栅极端连接至所述运算放大器的所述输出端;所述第二开关晶体管的一第一源/漏极端连接至所述第二开关晶体管的一第二源/漏极端,所述第二开关晶体管的一第二源/漏极端连接至所述第一验证元件,所述第二开关晶体管的一栅极端接收所述存储单元电流致能信号。6.根据权利要求2所述的非易失性存储器,其中所述参考电流路径包括一第一开关晶体管与一第一控制晶体管;所述存储单元电流路径包括一第二开关晶体管与所述第一控制晶体...
【专利技术属性】
技术研发人员:张家福,廖弘毅,
申请(专利权)人:力旺电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。