半导体器件及其制造方法及包括其的电子设备技术

公开了一种半导体器件及其制造方法及包括其的电子设备。根据实施例，半导体器件包括衬底以及在衬底上形成的第一器件和第二器件。第一器件和第二器件分别包括依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层以及绕沟道层的至少部分外周形成的栅堆叠。第一器件的沟道层的尺寸不同于第二器件的沟道层的尺寸。

【技术实现步骤摘要】
半导体器件及其制造方法及包括其的电子设备
本公开涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。
技术介绍
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，缩小水平型器件所占的面积，一般要求源极、漏极和栅极所占的面积缩小，使器件性能变差(例如，功耗和电阻增加)，故水平型器件的面积不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件所占的面积更容易缩小。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种能够提供改进特性的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据本公开的一个方面，提供了一种半导体器件，包括衬底以及在衬底上形成的第一器件和第二器件。第一器件和第二器件分别包括依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层以及绕沟道层的至少部分外周形成的栅堆叠。第一器件的沟道层的尺寸不同于第二器件的沟道层的尺寸。根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一源/漏层、沟道层和第二源/漏层的叠层；从堆叠的第一源/漏层、沟道层和第二源/漏层分别限定出第一器件的有源区和第二器件的有源区；以及分别绕第一器件和第二器件各自的有源区沟道层的至少部分外周形成相应器件的栅堆叠。第一器件的有源区中沟道层的尺寸不同于第二器件的有源区中沟道层的尺寸。根据本公开的再一方面，提供了一种电子设备，包括至少部分地由上述半导体器件形成的集成电路。附图说明通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：图1至24示出了根据本公开实施例的制造半导体器件的流程的示意图。贯穿附图，相同或相似的附图标记表示相同或相似的部件。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。根据本公开实施例的竖直型半导体器件可以包括在衬底上依次叠置的第一源/漏层、沟道层和第二源/漏层。各层之间可以彼此邻接，当然中间也可能存在其他半导体层，例如泄漏抑制层和/或开态电流增强层(带隙比相邻层大或小的半导体层)。在第一源/漏层和第二源/漏层中可以形成器件的源/漏区，且在沟道层中可以形成器件的沟道区。分处于沟道区两端的源/漏区之间可以通过沟道区形成导电通道。衬底可以是半导体或者绝缘体上半导体(SOI)。栅堆叠可以绕沟道层的至少部分外周形成。于是，栅长可以由沟道层自身的厚度来确定，而不是如常规技术中那样依赖于刻蚀时间来确定。沟道层例如可以通过外延生长来形成，从而其厚度可以很好地控制。因此，可以很好地控制栅长。衬底上不同器件区域中的器件各自的沟道层可以具有不同的尺寸。在此，所谓“尺寸”，可以是指各种维度上的尺寸，例如横向尺寸如边长或直径，和/或纵向尺寸如厚度。不同器件各自的沟道层可以实质上共面，例如它们可以在大致平行于衬底表面的平面上延伸。在一个示例中，各器件区域处的沟道层的上表面和/或下表面可以基本上共面。因此，各器件区域处的沟道层可以具有不同的厚度，相应地可以具有不同的栅长。此外，各器件区域处的沟道层可以具有不同的直径/边长或形状，而不管其厚度是否相同。另一方面，衬底上不同器件区域中的器件各自的源/漏层也可以具有不同的尺寸。例如，不同器件区域中的源/漏层可以具有不同的直径/边长、不同的形状和/或不同的厚度。通过差异性地配置衬底上不同器件的结构，可以实现多种器件特性。另外，第一器件的第一源/漏层与第二器件的第一源/漏层的厚度可以实质上相同，和/或第一器件的第二源/漏层与第二器件的第二源/漏层的厚度也可以实质上相同。栅堆叠可以自对准于沟道层。例如，栅堆叠的下表面可以与沟道层的下表面实质上共面，和/或栅堆叠的上表面可以与沟底层的下表面实质上共面。栅堆叠在第一源/漏层、沟道层和第二源/漏层的叠置方向(竖直方向，例如大致垂直于衬底表面)上的范围处于沟道层在该方向上的范围之内。于是，可以减少或甚至避免与源/漏区的交迭，有助于降低栅极与源/漏极之间的寄生电容。在第一器件和第二器件为不同导电类型器件的情况下(例如，第一器件为n型器件，第二器件为p型器件)，栅堆叠特别是其中的栅导体层可能需要对第一器件和第二器件分别不同地形成(例如，以不同功函数的栅导体材料来分别形成n型器件和p型器件的栅导体层)。例如，第一器件和第二器件可以分别包括具有适合功函数的相应栅导体材料。另外，为了便于制造到栅导体层的电接触，还可以包括将栅导体层引出的栅极接触垫。这种栅极接触垫可以与栅堆叠(具体地，栅导体层)电接触，并沿着远离沟道层的方向延伸(例如，延伸超出有源区外周)。有利地，为了便于制造，可以利用第一器件和第二器件各自的栅导体层来形成相应器件的栅极接触垫。也即，各器件的栅导体层可以从相应有源区向外延伸从而充当该器件的栅极接触垫。彼此相邻的第一器件和第二器件各自的栅极接触垫可以由相同的掩模限定，因此可以彼此相向延伸。沟道层可以由单晶半导体材料构成，以改善器件性能。当然，第一、第二源/漏层也可以由单晶半导体材料构成。这种情况下，沟道层的单晶半导体材料与源/漏层的单晶半导体材料可以是共晶体。沟道层单晶半导体材料的电子或空穴迁移率可以大于第一、第二源/漏层的电子或空穴迁移率。另外，第一、第二源/漏层的禁带宽度可以大于沟道层单晶半导体材料的禁带宽度。根据本公开的实施例，沟道层单晶半导体材料与第一、第二源/漏层可以具有相同的晶体结构，但是其二者之间可以存在浓度界面。根据本公开的实施例，对于源/漏区的掺杂可以部分地进入沟道层靠近第一源/漏层和第二源/漏层的端部。由此，在沟道层靠近第一源/漏层和第二源/漏层的端部形成掺杂分布，这有助于降低器件导通时源/漏区与沟道区之间的电阻，从而提升器件性能。根据本公开的实施例，沟道层可以包括相对于第一、第二源/漏层具有刻蚀选择性的半导体材料。这样，有利于对沟道层进行处理例如选择性刻蚀。另外，第一源/漏层和第二源/漏层可以包括相同的半导体材料。有源区中的各层可以通过外延生长形成，从而可以精确地控制其厚度。例如，第一源/漏层可以是在衬底上外延生长的半导体层，沟道层可以是在第一源/漏层上外延生长的半导体层，第二源/漏层可以是在沟道层上外延生长的半导体层。根据本公开的实施本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底；在衬底上形成的第一器件和第二器件，第一器件和第二器件分别包括：依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层；以及绕沟道层的至少部分外周形成的栅堆叠，其中，所述第一器件的沟道层的尺寸不同于所述第二器件的沟道层的尺寸。

【技术特征摘要】
1.一种半导体器件，包括：衬底；在衬底上形成的第一器件和第二器件，第一器件和第二器件分别包括：依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层；以及绕沟道层的至少部分外周形成的栅堆叠，其中，所述第一器件的沟道层的尺寸不同于所述第二器件的沟道层的尺寸。2.根据权利要求1所述的半导体器件，其中，所述第一器件的沟道层的直径/边长不同于所述第二器件的沟道层的直径/边长。3.根据权利要求1或2所述的半导体器件，其中，所述第一器件的沟道层的厚度不同于所述第二器件的沟道层的厚度。4.根据权利要求1所述的半导体器件，其中，所述沟道层包括单晶半导体材料。5.根据权利要求1所述的半导体器件，其中，第一器件是n型器件，且第二器件是p型器件。6.根据权利要求1所述的半导体器件，其中，第一源/漏层与沟道层之间和/或沟道层与第二源/漏层之间具有晶体界面和/或掺杂浓度界面。7.根据权利要求1所述的半导体器件，其中第一器件的沟道层的下表面与第二器件的沟道层的下表面基本共面。8.根据权利要求1所述的半导体器件，其中，第一器件的源/漏层与第二器件的源/漏层的直径/边长不同。9.根据权利要求1所述的半导体器件，其中，第一器件的第一源/漏层与第二器件的第一源/漏层的厚度实质上相同，和/或第一器件的第二源/漏层与第二器件的第二源/漏层的厚度实质上相同。10.根据权利要求1所述的半导体器件，其中，第一器件的沟道层与第二器件的沟道层包括不同的半导体材料。11.根据权利要求1所述的半导体器件，其中，所述第一器件的沟道层是纳米片，所述第二器件的沟道层是纳米片。12.根据权利要求11所述的半导体器件，其中，所述第一器件的沟道层的纳米片的边长不同于所述第二器件的沟道层的纳米片的边长。13.根据权利要求11或12所述的半导体器件，其中，所述第一器件的沟道层的厚度不同于所述第二器件的沟道层的厚度。14.一种...

【专利技术属性】
技术研发人员：朱慧珑，张永奎，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11