一种低成本重布线凸点封装结构的制造方法技术

本发明专利技术公开了一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；在曝光后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump和RDL电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。该方法将两次光刻工艺结合，通过一次电镀工艺即可以完成重布线和凸点两制程，减少了工艺步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。

【技术实现步骤摘要】
一种低成本重布线凸点封装结构的制造方法
本专利技术涉及半导体或MEMS(微机电系统)封装
，尤其涉及一种低成本重布线凸点封装结构的制造方法。
技术介绍
随着半导体技术，尤其是半导体封装技术的发展，基于凸点(Bump)的BGA封装技术比传统的基于引脚的贴装和插装具有具有更小的体积、更好的散热性能和电性能。此外传感器、射频器件的封装采用凸点工艺具有更好的工艺适配性和热、电性能。现有的凸点工艺通常包括重新布局布线工艺和Bumping工艺，这种工艺会涉及两套光刻制程，即：首先通过PVD种子层沉积、涂胶、曝光、显影、电镀、去胶、去除PVD种子层以及涂覆绝缘层(如PI)形成重新布局布线(RDL)层；然后再一次通过PVD种子层沉积、涂胶、曝光、显影、电镀、去胶、去除PVD种子层以及回流焊形成凸点。上述现有的凸点工艺存在工艺流程长，需要完成两套光刻工艺，工艺成本高等缺点。尤其在针对MEMS器件封装及其他传感器件封装时，对成本要求较高，同时其相对大尺寸的重新布局布线(RDL)层对电镀工艺的精度要求不高时，希望能简化上述凸点工艺制程。为了至少部分的克服上述现有技术中凸点工艺存在的工艺流程长、成本高等问题，本专利技术提出了一种低成本重布线凸点封装结构的制造方法，将两次光刻工艺结合，通过一次电镀工艺即可以完成重布线和凸点两制程，减少了工艺步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。
技术实现思路
针对现有技术中凸点工艺存在的工艺流程长、成本高等问题，根据本专利技术的一个实施例，提供一种一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；在曝光后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump和RDL电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。在本专利技术的一个实施例中，所述Bump层光刻胶的厚度大于所述RDL层光刻胶的厚度，Bump层光刻胶和RDL层光刻胶都为正胶。在本专利技术的一个实施例中，所述电镀形成RDL和Bump结构的Bump为导电铜柱。在本专利技术的一个实施例中，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜焊球。在本专利技术的一个实施例中，该方法还包括对Bump结构进行回流焊。根据本专利技术的另一个实施例，提供一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；对RDL层光刻胶进行显影，形成RDL电镀窗口；在显影后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。在本专利技术的另一个实施例中，所述Bump层光刻胶为帖覆的光刻胶干膜，其厚度大于所述RDL层光刻胶的厚度。在本专利技术的另一个实施例中，所述电镀形成RDL和Bump结构的Bump为导电铜柱。在本专利技术的另一个实施例中，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜柱。在本专利技术的另一个实施例中，该方法还包括对Bump结构进行回流焊。本专利技术提出了一种低成本重布线凸点封装结构的制造方法，通过在曝光后的重新布局布线光刻胶层上直接进行Bump层光刻胶涂胶、曝光工艺，然后进行一次同步显影、电镀、去胶、去除PVD种子层等工艺形成RDL和凸点。减少了现有工艺的步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。附图说明为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。图1示出一种低成本重布线凸点封装结构100的剖面示意图。图2A至图2I示出根据本专利技术的一个实施例形成一种低成本重布线凸点封装结构100的过程剖面示意图。图3示出的是根据本专利技术的一个实施例形成一种低成本重布线凸点封装结构100的流程图300。图4A至图4J示出根据本专利技术的又一实施例形成一种低成本重布线凸点封装结构100的过程剖面示意图。图5示出的是根据本专利技术的又一实施例形成一种低成本重布线凸点封装结构100的流程图500。具体实施方式在以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本专利技术的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本专利技术的实施例的全面理解。然而，本专利技术可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本专利技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。需要说明的是，本专利技术的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本专利技术的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。本专利技术提出了一种低成本重布线凸点封装结构的制造方法，通过在曝光后的重新布局布线光刻胶层上直接进行Bump层光刻胶涂胶、曝光工艺，然后进行一次同步显影、电镀、去胶、去除PVD种子层等工艺形成RDL和凸点。减少了现有工艺的步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。下面结合图1来详细介绍根据本专利技术的一个实施例的一种低成本重布线凸点封装结构。图1示出一种低成本重布线凸点封装结构100的剖面示意图。如图1所示，该低成本重布线凸点封装结构100进一步包括晶圆101、芯片焊盘102、重新布局布线(RDL)103以及凸点(Bump)104。晶圆101为已经完成芯片或传感器等器件制作的晶圆。在本专利技术的一个实施例中，晶圆101可以是已经完成三维微加工工艺的MEMS器件。晶圆101可以是硅片晶圆也可以是其他衬底的晶圆，如玻璃衬底、碳化硅衬底等。芯片焊盘102是晶圆101上功能器件的电和/或信号的外部接口。在通常的工艺中，后续封装需要重新布局布线将芯片焊盘102重置到其他位置，以获得芯片更好的电学、热学以及机械性能。重新布局布线(RDL)103用于将芯片焊盘102重置到其他位置，使封装后的芯片获得更好的电学、热学以及机械性能。重新布局布线(RDL)103一端与芯片焊盘102电互连，另一端与凸点(Bump)电互连。重新布局布线(RDL)103通常为铜材料。凸点(Bump)104作为芯片的外接电和/或信号的接口。凸点(Bump)104可以为导电铜柱(Copperpillar)或焊球。下面结合图2A至图2I以及图3来详细描述形成该种低成本重布线凸点封装结构100的过程。图2A至图2I示出根据本专利技术的一个实施例形成本文档来自技高网...

【技术保护点】
1.一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；在曝光后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump和RDL电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。

【技术特征摘要】
1.一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；在曝光后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump和RDL电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。2.如权利要求1所述的方法，其特征在于，所述Bump层光刻胶的厚度大于所述RDL层光刻胶的厚度，Bump层光刻胶和RDL层光刻胶都为正胶。3.如权利要求1所述的方法，其特征在于，所述电镀形成RDL和Bump结构的Bump为导电铜柱。4.如权利要求1所述的方法，其特征在于，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜焊球。5.如权利要求4所述的方法，其特征在于，还包括对Bump结构进行回流焊。6.一种...

【专利技术属性】
技术研发人员：任玉龙，孙鹏，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32