芯片堆叠结构及管芯堆叠结构的制造方法技术

本发明专利技术公开一种芯片堆叠结构及管芯堆叠结构的制造方法。该芯片堆叠结构包括第一芯片和第二芯片。第二芯片位于第一芯片上。第一芯片包括第一衬底、第一内连线结构、第一焊垫和第一接触导体。第一内连线结构位于第一衬底的第一表面上。第一焊垫位于第一内连线结构上。第一接触导体位于第一衬底中，且暴露于第一衬底的相对于第一表面的第二表面。第二芯片包括第二衬底、第二内连线结构、第二焊垫和第二接触导体。第二内连线结构位于第二衬底上。第二焊垫位于第二内连线结构上。第二接触导体位于第二衬底中，其中第一接触导体直接实体接触第二焊垫。本发明专利技术的芯片堆叠结构及管芯堆叠结构的制造方法的制作工艺简单且具有高制作工艺良率。

【技术实现步骤摘要】
芯片堆叠结构及管芯堆叠结构的制造方法
本专利技术涉及一种半导体结构及其制造方法，且特别是涉及一种芯片堆叠结构及管芯堆叠结构的制造方法。
技术介绍
随着电子制造技术的发展，越来越多的电子产品以可携性、高功能性以及轻薄短小为发展目标，致使其所搭配的芯片的功能性及其所包含的电路装置也势必会越来越多且越来越复杂。在此需求下，三维集成电路(threedimensionintegratedcircuit,3DIC)的设计逐渐受到重视。然而，三维集成电路除了需要面对晶片薄型化、芯片堆叠等相关技术层面的问题外，集成电路的前段与后段制作工艺也出现了隐藏于制造细节上的问题，其高成本与低良率产量为此项技术的主要问题。因此，如何降低三维集成电路的制造成本并提升其制作工艺良率，实为目前研发人员亟欲解决的议题之一。
技术实现思路
本专利技术提供一种芯片堆叠结构及管芯堆叠结构的制造方法，其制作工艺简单且具有高制作工艺良率。本专利技术的一实施例提供一种芯片堆叠结构，其包括第一芯片和第二芯片。第二芯片位于第一芯片上。第一芯片包括第一衬底、第一内连线结构、第一焊垫和第一接触导体。第一内连线结构位于第一衬底的第一表面上。第一焊垫位于第一内连线结构上。第一接触导体位于第一衬底中，且暴露于第一衬底的相对于第一表面的第二表面。第二芯片包括第二衬底、第二内连线结构、第二焊垫和第二接触导体。第二内连线结构位于第二衬底上。第二焊垫位于第二内连线结构上。第二接触导体位于第二衬底中，其中第一接触导体直接实体接触第二焊垫。在本专利技术一实施例中，第一接触导体未覆盖第一衬底的第二表面。在本专利技术的一实施例中，还包括承载板，其位于第一芯片的下方。在本专利技术一实施例中，承载板包括承载芯片，且第一芯片的第一焊垫连接至承载芯片的焊垫。在本专利技术一实施例中，承载芯片的厚度大于第一芯片的厚度。在本专利技术一实施例中，还包括介电层，其位于第一芯片和第二芯片之间。在本专利技术一实施例中，第二芯片的主动面朝向第一芯片的背面。本专利技术的另一实施例提供一种芯片堆叠结构，其包括第一芯片和第二芯片。第二芯片位于第一芯片上。第一芯片包括第一衬底、第一内连线结构、第一焊垫和第一接触导体。第一内连线结构位于第一衬底的第一表面上。第一焊垫位于第一内连线结构上。第一接触导体位于第一衬底中，且暴露于第一衬底的相对于第一表面的第二表面。第二芯片包括第二衬底、第二内连线结构、第二焊垫和第二接触导体。第二内连线结构位于第二衬底上。第二焊垫位于第二内连线结构上。第二接触导体位于第二衬底中，其中第一接触导体直接实体接触于第二焊垫，第一接触导体具有宽度A，第二焊垫具有宽度B，且5≤B/A。在本专利技术一实施例中，第一接触导体未覆盖第一衬底的所述第二表面。在本专利技术一实施例中，还包括承载板，其位于第一芯片的下方。在本专利技术一实施例中，承载板包括承载芯片，且第一芯片的第一焊垫连接至承载芯片的焊垫。在本专利技术一实施例中，承载芯片的厚度大于第一芯片的厚度。在本专利技术一实施例中，还包括介电层，其位于第一芯片和第二芯片之间。在本专利技术一实施例中，第二芯片的主动面朝向第一芯片的背面。本专利技术的一实施例提供一种管芯堆叠结构的制造方法，其包括以下步骤。提供第一晶片，其包括第一管芯，且第一管芯包括第一衬底材料层和依序形成于第一衬底材料层上的第一内连线结构和第一焊垫，且第一衬底材料层中具有第一接触导体。提供第二晶片，其包括第二管芯，且第二管芯包括第二衬底材料层和依序形成于第二衬底材料层上的第二内连线结构和第二焊垫，其中第二衬底材料层中具有第二接触导体。移除部分第一衬底材料层，以形成第一衬底，且第一接触导体暴露于第一衬底的远离第一内连线结构的表面。将第二晶片覆盖第一晶片，使得第一接触导体直接实体接触第二焊垫。在本专利技术一实施例中，第一接触导体未覆盖第一衬底的远离第一内连线结构的表面。在本专利技术一实施例中，在移除部分第一衬底材料层之前，还包括将第一晶片设置于承载板上。在本专利技术一实施例中，承载板包括承载晶片，且承载晶片包括第三管芯，其中第一管芯的第一焊垫连接至第三管芯的焊垫。在本专利技术一实施例中，第二管芯的主动面面对第一管芯的背面。在本专利技术一实施例中，在移除部分第一衬底材料层之后，还包括于第一衬底的远离第一内连线结构的表面上形成介电层，其中介电层暴露第一接触导体。基于上述，本专利技术上述实施例所提出的芯片堆叠结构及管芯堆叠结构的制造方法中，由于第一接触导体直接实体接触第二焊垫，故可省略于第一衬底的第二表面上形成用以连接第一接触导体和第二焊垫的焊垫，致使制作工艺得以简化，进而提升芯片堆叠结构的制作工艺良率并降低其制造成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1A至图1E为本专利技术一实施例的管芯堆叠结构的制造方法的剖视图；图2为本专利技术另一实施例的管芯堆叠结构的剖视图；图3为本专利技术另一实施例的芯片堆叠结构的剖视图。符号说明10：承载板100、100a、200、200a：晶片101、101a、201、201a：管芯101b、201b：芯片12、102、202：衬底材料层102a、202a：衬底14、22、104、114、116、204、214、216：介电层16、106、206：导线18、108、208：内连线结构20、110、210：焊垫112、212：接触导体218：重布线层300：管芯堆叠结构300a：芯片堆叠结构S1：第一表面S2：第二表面t1、t2：厚度A、B：宽度具体实施方式参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。图1A至图1E为依照本专利技术一实施例的管芯堆叠结构的制造方法的剖视图。图2为依照本专利技术另一实施例的管芯堆叠结构的剖视图。图3为依照本专利技术另一实施例的芯片堆叠结构的剖视图。请参照图1A，提供晶片100。晶片100包括多个管芯，图1A中仅显示其中一管芯101(即第一管芯)。管芯101包括衬底材料层102、内连线结构108、焊垫110、接触导体112和介电层114。衬底材料层102包括半导体基底。半导体基底例如是掺杂硅基底、未掺杂硅基底或绝缘体上覆硅(silicon-on-insulator,SOI)基底。掺杂硅基底可以为P型掺杂、N型掺杂或其组合。在一些实施例中，衬底材料层102之中及/或之上可包括主动元件，例如电荷耦合元件(CCD)、P型金属氧化物半导体晶体管(PMOS)、N型金属氧化物半导体晶体管(NMOS)、互补式金属氧化物半导体(CMOS)晶体管、光电二极管或其组合。衬底材料层102之上也可包括被动元件如电容、电阻、电感、或其组合。在一些实施例中，衬底材料层102还包括内层介电层(interlayerdielectric,ILD)及/或接触窗，但本专利技术不以此为限。内连线结构108形成于衬底材料层102上。内连线结构108包括介电层104和多个形成于介电层104中的导线106。介电层104例如是金属层间介电层(intermetaldielectric,IMD)，其材料可以是介电材料。举例来说，介电材料可以是氧化硅、四乙氧基硅氧烷(TE本文档来自技高网...

【技术保护点】
1.一种芯片堆叠结构，其特征在于，包括：第一芯片，包括：第一衬底；第一内连线结构，位于所述第一衬底的第一表面上；第一焊垫，位于所述第一内连线结构上；以及第一接触导体，位于所述第一衬底中，且暴露于所述第一衬底的相对于所述第一表面的第二表面；以及第二芯片，位于所述第一芯片上，所述第二芯片包括：第二衬底；第二内连线结构，位于所述第二衬底上；第二焊垫，位于所述第二内连线结构上；以及第二接触导体，位于所述第二衬底中，其中所述第一接触导体直接实体接触所述第二焊垫。

【技术特征摘要】
1.一种芯片堆叠结构，其特征在于，包括：第一芯片，包括：第一衬底；第一内连线结构，位于所述第一衬底的第一表面上；第一焊垫，位于所述第一内连线结构上；以及第一接触导体，位于所述第一衬底中，且暴露于所述第一衬底的相对于所述第一表面的第二表面；以及第二芯片，位于所述第一芯片上，所述第二芯片包括：第二衬底；第二内连线结构，位于所述第二衬底上；第二焊垫，位于所述第二内连线结构上；以及第二接触导体，位于所述第二衬底中，其中所述第一接触导体直接实体接触所述第二焊垫。2.根据权利要求1所述的芯片堆叠结构，其中所述第一接触导体未覆盖所述第一衬底的所述第二表面。3.根据权利要求1所述的芯片堆叠结构，还包括：承载板，位于所述第一芯片的下方。4.根据权利要求3所述的芯片堆叠结构，其中所述承载板包括承载芯片，且所述第一芯片的所述第一焊垫连接至所述承载芯片的焊垫。5.根据权利要求4所述的芯片堆叠结构，其中所述承载芯片的厚度大于所述第一芯片的厚度。6.根据权利要求1所述的芯片堆叠结构，还包括：介电层，位于所述第一芯片和所述第二芯片之间。7.根据权利要求1所述的芯片堆叠结构，其中所述第二芯片的主动面朝向所述第一芯片的背面。8.一种芯片堆叠结构，其特征在于，包括：第一芯片，包括：第一衬底；第一内连线结构，位于所述第一衬底的第一表面上；第一焊垫，位于所述第一内连线结构上；以及第一接触导体，位于所述第一衬底中，且暴露于所述第一衬底的相对于所述第一表面的第二表面；以及第二芯片，位于所述第一芯片上，所述第二芯片包括：第二衬底；第二内连线结构，位于所述第二衬底上；第二焊垫，位于所述第二内连线结构上；以及第二接触导体，位于所述第二衬底中，其中所述第一接触导体直接实体接触所述第二焊垫，所述第一接触导体具有宽度A，所述第二焊垫具有宽度B，且5≤B/A。9.根据权利要求8所述的芯片堆叠结构，其中所述第一接触导体未覆盖所述第一衬底的所述第二表面。10.根据权利要求8所述的芯片堆叠结构，还包括：承载板...

【专利技术属性】
技术研发人员：林明哲，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71