实现30微米或更低间距EMIB的新方法技术

本公开的实施例公开了用于实现30微米或更低间距EMIB的封装组件的技术和配置。一种封装衬底包括：包括位于其中的电布线特征和表面层的衬底主体以及位于所述表面层上的分别包括第一间距和第二间距的多个第一和第二接触点，其中，所述多个第一接触点和所述多个第二接触点是通往所述电布线特征中的相应电布线特征的连续柱。一种封装组件包括封装衬底。一种方法包括：在封装组件中形成第一导电过孔，其中，所述第一导电过孔包括通往封装衬底中的电布线特征的衬底导电过孔和通往桥衬底的桥表面布线特征的桥导电过孔；在封装衬底上形成第一表面层和第二表面层；以及穿过所述第一表面层和第二表面层中的每者形成通往所述桥导电过孔的第二导电过孔。

【技术实现步骤摘要】
实现30微米或更低间距EMIB的新方法
集成电路，并且更具体而言是封装组件。
技术介绍
集成电路(IC)产品架构往往并入了多种异种功能，例如，中央处理单元(CPU)逻辑、图形功能、高速缓冲存储器以及其它系统功能，以创建集成片上系统(SOC)设计，这样可以降低产品设计复杂性以及每个产品的部件的数量。以前，产品可能要求最终客户针对不同的功能使用单独的封装来设计系统板，这可能增大系统板面积、功率损耗，并且因此增大集成解决方案的成本。附图说明通过下面的具体实施方式并结合附图将容易地理解实施例。为了便于说明，类似的附图标记表示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。图1示意性地示出了包括嵌入式桥互连组件的集成电路(IC)封装组件的实施例的截面侧视图。图2示出了包括封装衬底的封装组件的部分的截面图，所述封装衬底在其中包括嵌入式桥。图3A示出了在封装衬底上沉积第一和第二表面层并且穿过第一和第二表面层形成开口以暴露导电焊盘和桥接导电过孔之后的图2的结构。图3B示出了根据另一实施例的图2的结构，其中，第二表面层相对于第一表面层具有略负的蚀刻角响应，因而穿过第二表面层的开口的尺寸本文档来自技高网...

【技术保护点】
1.一种封装衬底，包括：包括位于其中的电布线特征和由电介质材料构成的表面层的衬底主体，以及位于所述表面层上的包括第一间距的多个第一接触点和位于所述表面层上的包括小于所述第一间距的第二间距的多个第二接触点，所述多个第一接触点和所述多个第二接触点耦合至所述电布线特征中的相应电布线特征，其中，所述多个第一接触点和所述多个第二接触点是通往所述电特征中的所述相应电特征的连续柱。

【技术特征摘要】
2017.07.19 US 15/654,3991.一种封装衬底，包括：包括位于其中的电布线特征和由电介质材料构成的表面层的衬底主体，以及位于所述表面层上的包括第一间距的多个第一接触点和位于所述表面层上的包括小于所述第一间距的第二间距的多个第二接触点，所述多个第一接触点和所述多个第二接触点耦合至所述电布线特征中的相应电布线特征，其中，所述多个第一接触点和所述多个第二接触点是通往所述电特征中的所述相应电特征的连续柱。2.根据权利要求1所述的封装衬底，其中，与所述多个第二接触点中的相应第二接触点耦合的电布线特征包括位于所述表面层下面的导电过孔。3.根据权利要求2所述的封装衬底，其中，所述第一多个第一接触点中的相应第一接触点所通往的电布线特征是耦合至下层导电过孔的主体表面布线特征。4.根据权利要求2所述的封装衬底，其中，所述连续柱是电镀铜。5.根据权利要求2所述的封装衬底，还包括设置在所述衬底主体中、在所述表面层下面的至少一个桥衬底，其中，所述桥衬底包括桥表面布线特征，并且所述导电过孔耦合至所述桥表面布线特征。6.根据权利要求5所述的封装衬底，其中，所述桥表面布线特征被配置为对输入/输出电信号进行布线。7.根据权利要求5所述的封装衬底，其中，所述多个第二接触点包括60微米或更小的间距。8.根据权利要求5所述的封装衬底，其中，所述多个第二接触点包括30微米的间距。9.一种封装组件，包括：包括位于其中的电布线特征和由电介质材料构成的表面层的封装衬底，以及位于所述表面层上的包括第一间距的多个第一接触点和位于所述表面层上的包括小于所述第一间距的第二间距的多个第二接触点；以及嵌入到所述封装衬底中的至少一个桥衬底，其中，所述桥衬底包括桥表面布线特征，并且所述多个第二接触点均包括导电过孔的一端，所述导电过孔在相对端耦合至所述桥表面布线特征中的相应桥表面布线特征。10.根据权利要求9所述的封装衬底...

【专利技术属性】
技术研发人员：冯红霞，D·D·徐，S·C·李，M·L·廷吉，M·焦，C·K·C·谭，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US