半导体装置及制造方法制造方法及图纸

提供一种半导体装置，具备：半导体基板；晶体管部，其设置于半导体基板，且在半导体基板的上表面侧具有第一导电型的发射区，在半导体基板的下表面侧具有第二导电型的集电区；二极管部，其设置于半导体基板，且在半导体基板的下表面侧具有第一导电型的阴极区；边界部，其在半导体基板设置于晶体管部与二极管部之间，在半导体基板的上表面侧不具有发射区，在半导体基板的背面侧具有集电区，晶体管部具有一个以上的栅极沟槽部，所述栅极沟槽部从半导体基板的上表面起设置到比发射区深的位置为止，且被施加栅极电位，在二极管部和边界部的一部分区域，在半导体基板的上表面侧设置有上表面侧寿命减少区，在与半导体基板的上表面平行的面的与晶体管部的栅极沟槽部重叠的区域，未设置上表面侧寿命减少区。

Semiconductor Device and Manufacturing Method

A semiconductor device is provided, comprising: a semiconductor substrate; a transistor part, which is arranged on the semiconductor substrate and has a first conductive emission area on the upper surface of the semiconductor substrate; a second conductive collector area on the lower surface of the semiconductor substrate; and a diode part, which is arranged on the semiconductor substrate and has a first conductive area on the lower surface of the semiconductor substrate. A cathode region; a boundary region, which is arranged between the transistor and the diode on the semiconductor substrate, has no emitter region on the upper surface of the semiconductor substrate, a collector region on the back of the semiconductor substrate, and a transistor section having more than one gate groove, which is arranged from the upper surface of the semiconductor substrate to a position deeper than the emitter region, and is applied. The gate potential is added. In a part of the region of the diode part and the boundary part, the upper surface side life reduction zone is set on the upper surface side of the semiconductor substrate. In the overlapping area of the gate groove part of the transistor part on the parallel surface of the upper surface of the semiconductor substrate, the upper surface life reduction zone is not set.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及制造方法
本专利技术涉及半导体装置及制造方法。
技术介绍
已知在将绝缘栅双极型晶体管(IGBT)等的晶体管部和二极管部形成于同一个基板的半导体装置中，将氦等的离子照射到半导体基板的预定的深度位置而控制载流子寿命的技术(例如，参照专利文献1)。专利文献1：日本特开2015-185742号公报
技术实现思路
技术问题在半导体装置中，期望在反向恢复时的损耗少。另外，期望抑制在晶体管部的阈值电压的变动。技术方案在本专利技术的第一方式中，提供具备半导体基板、晶体管部、二极管部以及边界部的半导体装置。晶体管部可以设置于半导体基板，且在半导体基板的上表面侧具有第一导电型的发射区，在半导体基板的下表面侧具有第二导电型的集电区。晶体管部可以具有从半导体基板的上表面起设置到比发射区更深的位置为止，且被施加栅极电位的一个以上的栅极沟槽部。二极管部可以设置于半导体基板，且在半导体基板的下表面侧具有第一导电型的阴极区。边界部可以在半导体基板设置于晶体管部与二极管部之间，在半导体基板的上表面侧不具有发射区，在半导体基板的背面侧具有集电区。可以在二极管部和边界部的一部分区域，在半导体基板的上表面侧设置有上表面侧寿命控制体，在与半导体基板的上表面平行的面的与晶体管部的栅极沟槽部重叠的区域，不设置上表面侧寿命控制体。上表面侧寿命控制体可以不设置在与半导体基板的上表面平行的面的与晶体管部重叠的区域。晶体管部和二极管部可以在半导体基板的上表面沿着预先决定的排列方向交替地配置。上表面侧寿命控制体的在排列方向上的端部可以配置于与在晶体管部中配置于最靠近二极管部侧的栅极沟槽部相比更靠近二极管部侧的位置，且配置于比阴极区更靠近晶体管部侧的位置。二极管部以及边界部均可以具有一个以上的虚设沟槽部，所述虚设沟槽部从半导体基板的上表面起设置到半导体基板的内部为止，且被施加与栅极电位不同的电位。半导体基板可以具有多个夹于两个沟槽部之间的台面部，边界部可以在至少一个台面部具有上表面侧寿命控制体，在至少一个台面部不具有上表面侧寿命控制体。上表面侧寿命控制体可以在与半导体基板的上表面平行的面以覆盖比二极管部的阴极区更广的区域的方式设置。二极管部可以具有以在半导体基板的上表面露出的方式设置在夹于虚设沟槽部之间的区域的第二导电型的基区。上表面侧寿命控制体可以在与半导体基板的上表面平行的面以覆盖比二极管部的基区更广的区域的方式设置。半导体装置可以在虚设沟槽部的长边方向的比基区更靠外侧的位置，还具备设置于半导体基板的内部的第二导电型的阱区。设置有上表面侧寿命控制体的区域可以在与半导体基板的上表面平行的面具有与阱区重叠的部分。半导体装置可以在虚设沟槽部的长边方向的比基区更靠外侧的位置还具备设置于半导体基板的上表面，且由添加了杂质的半导体材料形成的栅极流道部。设置有上表面侧寿命控制体的区域可以在与半导体基板的上表面平行的面不与栅极流道部重叠。上表面侧寿命控制体可以在与半导体基板的上表面平行的面还设置于栅极流道部与半导体基板的外周端之间的区域。半导体装置可以具有设置于半导体基板的上表面的上方的发射电极。半导体装置可以具备至少一部分设置于发射电极的上方的保护膜。阴极区可以在与半导体基板的上表面平行的面不与保护膜重叠。上表面侧寿命控制体可以在与半导体基板的上表面平行的面与整个阴极区重叠，且不与保护膜重叠。在本专利技术的第二方式中，提供具备半导体基板的半导体装置。在半导体装置，设置有二极管部以及晶体管部。晶体管部可以具有半导体基板和设置于半导体基板，且在半导体基板的上表面侧具有第一导电型的发射区。晶体管部可以在半导体基板的下表面侧具有第二导电型的集电区。二极管部可以设置于半导体基板，且在半导体基板的下表面侧具有第一导电型的阴极区。半导体装置可以具备设置于半导体基板的上表面的上方的发射电极。半导体装置可以具备至少一部分设置于发射电极的上方的保护膜。阴极区可以在与半导体基板的上表面平行的面不与保护膜重叠。在二极管部，可以在半导体基板的上表面侧设置有上表面侧寿命控制体。上表面侧寿命控制体在与半导体基板的上表面平行的面与整个阴极区重叠，且不与保护膜重叠。在与半导体基板的上表面平行的面，保护膜与上表面侧寿命控制体之间的距离可以为10μm以上。半导体装置可以具备在与半导体基板的上表面平行的面，配置于包括晶体管部以及二极管部中的至少一方的元件区域彼此之间的栅极流道部。保护膜还可以设置在栅极流道部的上方。上表面侧寿命控制体可以在与半导体基板的上表面平行的面也不与栅极流道部的上方的保护膜重叠。在本专利技术的第二方式中，提供一种制造方法，其是制造第一方式的半导体装置的制造方法，所述制造方法从半导体基板的上表面侧导入寿命控制体而形成上表面侧寿命减少区。可以在将发射电极形成于半导体基板的上表面的上方后，从半导体基板的上表面侧导入寿命控制体。可以在导入了寿命控制体后，在发射电极的上表面形成镀覆层。上述的
技术实现思路
并未列举本专利技术的全部特征。这些特征群的子组合也可构成专利技术。附图说明图1是表示本专利技术的一个实施方式的半导体装置100的上表面的结构的图。图2是表示图1所示的半导体装置100的区域130的一个例子的俯视图。图3是表示图2所示的半导体装置100的a-a'截面的一个例子的图。图4是表示图2所示的半导体装置100的b-b'截面的一个例子的图。图5是表示在与半导体基板10的上表面平行的面的阴极区82的位置的图。图6是表示设置上表面侧寿命减少区92的范围的另一例的图。图7是表示设置上表面侧寿命减少区92的范围的另一例的图。图8是表示图6中的a-a'截面的一个例子的图。图9是表示在半导体基板10的上表面的、上表面侧寿命减少区92的配置例的图。图10是表示在半导体基板10的上表面的另一结构例的图。图11是表示上表面侧寿命减少区92的另一配置例的图。图12是表示图11中的a-a'截面的一个例子的图。图13是表示上表面侧寿命减少区92的另一配置例的图。图14是表示图13中的a-a'截面的一个例子的图。图15是表示图1中的a-a'截面的另一例的图。图16是表示本专利技术的实施方式的半导体装置300的上表面的结构的图。图17A是表示图16中的c-c'截面的一个例子的图。图17B是表示在比较例的制造工序的中间步骤中的半导体装置500的截面的图。图17C是表示在本例的制造工序的中间步骤中的半导体装置100的截面的图。图18是表示半导体装置300的上表面的另一结构的图。图19是表示制造图1～图17中说明的半导体装置100或者半导体装置300的制造方法的一部分工序的图。图20是表示半导体装置的制造方法的另一例的图。符号说明10半导体基板，12发射区，14基区，15接触区，16积累区，17阱区，18漂移区，20缓冲区，21上表面，22集电区，23下表面，24集电电极，26层间绝缘膜，30虚设沟槽部，32虚设绝缘膜，34虚设导电部，40栅极沟槽部，42栅极绝缘膜，44栅极导电部，50栅极金属层，51栅极流道部，52发射电极，54接触孔，55接触孔，56接触孔，57连接部，59绝缘膜，60端部，62接触区，70晶体管部，80二极管部，82阴极区，90边界部，92上表面侧寿命减少区，93下表面侧寿命减少区，94台面部，95上表面侧寿命减少区本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具备：半导体基板；晶体管部，其设置于所述半导体基板，且在所述半导体基板的上表面侧具有第一导电型的发射区，在所述半导体基板的下表面侧具有第二导电型的集电区；二极管部，其设置于所述半导体基板，且在所述半导体基板的下表面侧具有第一导电型的阴极区；以及边界部，其在所述半导体基板设置于所述晶体管部与所述二极管部之间，在所述半导体基板的上表面侧不具有所述发射区，在所述半导体基板的背面侧具有所述集电区，所述晶体管部具有一个以上的栅极沟槽部，所述栅极沟槽部从所述半导体基板的上表面起设置到比所述发射区深的位置为止，且被施加栅极电位，在所述二极管部和所述边界部的一部分区域，在所述半导体基板的上表面侧设置有上表面侧寿命减少区，且在与所述半导体基板的上表面平行的面的与所述晶体管部的所述栅极沟槽部重叠的区域，未设置所述上表面侧寿命减少区。

【技术特征摘要】
【国外来华专利技术】2016.12.16 JP 2016-2449361.一种半导体装置，其特征在于，具备：半导体基板；晶体管部，其设置于所述半导体基板，且在所述半导体基板的上表面侧具有第一导电型的发射区，在所述半导体基板的下表面侧具有第二导电型的集电区；二极管部，其设置于所述半导体基板，且在所述半导体基板的下表面侧具有第一导电型的阴极区；以及边界部，其在所述半导体基板设置于所述晶体管部与所述二极管部之间，在所述半导体基板的上表面侧不具有所述发射区，在所述半导体基板的背面侧具有所述集电区，所述晶体管部具有一个以上的栅极沟槽部，所述栅极沟槽部从所述半导体基板的上表面起设置到比所述发射区深的位置为止，且被施加栅极电位，在所述二极管部和所述边界部的一部分区域，在所述半导体基板的上表面侧设置有上表面侧寿命减少区，且在与所述半导体基板的上表面平行的面的与所述晶体管部的所述栅极沟槽部重叠的区域，未设置所述上表面侧寿命减少区。2.根据权利要求1所述的半导体装置，其特征在于，所述上表面侧寿命减少区未设置在与所述半导体基板的上表面平行的面的与所述晶体管部重叠的区域。3.根据权利要求1所述的半导体装置，其特征在于，所述晶体管部和所述二极管部在所述半导体基板的上表面沿着预先决定的排列方向而交替地配置，所述上表面侧寿命减少区的在所述排列方向上的端部配置于与所述晶体管部中配置于最靠近所述二极管部侧的所述栅极沟槽部相比更靠近所述二极管部侧的位置，且配置于比所述阴极区更靠近所述晶体管部侧的位置。4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述二极管部以及所述边界部均具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的上表面起设置到所述半导体基板的内部为止，且被施加与所述栅极电位不同的电位。5.根据权利要求4所述的半导体装置，其特征在于，所述半导体基板具有多个夹于两个沟槽部之间的台面部，所述边界部在至少一个所述台面部具有所述上表面侧寿命减少区，在至少一个所述台面部不具有所述上表面侧寿命减少区。6.根据权利要求4或5所述的半导体装置，其特征在于，所述上表面侧寿命减少区在与所述半导体基板的上表面平行的面以覆盖比所述二极管部的所述阴极区更广的区域的方式设置。7.根据权利要求4～6中任一项所述的半导体装置，其特征在于，所述二极管部具有第二导电型的基区，所述第二导电型的基区以在所述半导体基板的上表面露出的方式设置在夹于所述虚设沟槽部之间的区域，所述上表面侧寿命减少区在与所述半导体基板的上表面平行的面以覆盖比所述二极管部的所述基区更广的区域的方式设置。8.根据权利要求7所述的半导体装置，其特征在于，在所述虚设沟槽部的长边方向的比所述基区更靠外侧的位置，还具备设置于所述半导体基板的内部的第二导电型的阱区，设置有所述上表面侧寿命减少区的区域在与所述...

【专利技术属性】
技术研发人员：吉田崇一，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP