具有后道晶体管的集成电路管芯制造技术

描述了具有建造到管芯的后道部分中的多栅极非平面晶体管的集成电路管芯。在示例中，非平面晶体管包括在源极模块与漏极模块之间延伸的非晶态氧化物半导体（AOS）沟道。栅极模块可在AOS沟道周围延伸以控制在源极模块与漏极模块之间的电流流动。AOS沟道可包括具有铟镓锌氧化物的AOS层。

Integrated Circuit Core with Back-channel Transistor

An integrated circuit core with a multi-gate non-planar transistor built into the back-channel part of the core is described. In the example, the nonplanar transistor includes an amorphous oxide semiconductor (AOS) channel extending between the source module and the drain module. The gate module can be extended around the AOS channel to control the current flow between the source module and the drain module. AOS channels may include AOS layers with indium gallium zinc oxide.

【技术实现步骤摘要】
【国外来华专利技术】具有后道晶体管的集成电路管芯
实施例是在集成电路的领域中，并且具体地说，具有多栅极非平面晶体管的集成电路管芯的领域中。
技术介绍
半导体行业的集成电路开发由管芯的每单位面积的晶体管的数量将逐代增大的规则引导。今天，每管芯的晶体管的数量典型地是大约数十亿。此惊人的数量已通过缩小晶体管的物理尺寸以允许管芯的每单位面积安装更多晶体管而被实现。通过增大晶体管的数量，可制成更精细的电路以增大微处理器的功能性。目前，在前道（FEOL）制造过程期间制作晶体管。更具体地说，晶体管结构被制定在管芯本身的半导体材料上，即，在管芯的FEOL部分中。例如，沿管芯的半导体材料的平坦表面建造每个晶体管的栅极、源极和漏极。管芯也包括具有诸如焊垫的在FEOL晶体管与管芯的外部接口之间的互连的后道（BEOL）部分。管芯的FEOL部分和BEOL部分可以采用若干方式彼此区分。首先，可在比用于制作BEOL部分的BEOL制造过程具有更高温度预算的FEOL制造过程中制作FEOL部分。例如，FEOL制造过程可具有大约数千摄氏度（例如1000ºC）的热预算，并且BEOL制造过程可具有大约数百摄氏度（例如400ºC）的热预算。其次，FEOL部分典型地包括有源组件，例如，晶体管，并且BEOL部分典型地包括无源组件，例如，电互连和通孔。附图说明图1图示了根据实施例的集成电路封装的截面图。图2图示了根据实施例的集成电路管芯的前道部分和后道部分的取自图1的细节A的详细视图。图3图示了根据实施例的集成电路管芯的后道部分中的非平面晶体管的侧视图。图4A-4B图示了根据实施例的集成电路管芯的后道部分中的非平面晶体管的截面图。图5图示了根据实施例的在集成电路管芯的后道部分中制作非平面晶体管的方法。图6-11B图示了根据实施例的在集成电路管芯的后道部分中制作非平面晶体管的方法的操作。图12是根据实施例的计算机系统的示意图。具体实施方式描述了具有建造到管芯的后道部分中的多栅极非平面晶体管的集成电路管芯和包括此类集成电路管芯的集成电路封装。在下面的描述中，陈述了诸如封装和互连架构的许多特定的细节以便提供本专利技术的实施例的透彻理解。本领域的技术人员将明白，可在没有这些特定细节的情况下实践本专利技术的实施例。在其它实例中，未详细描述诸如特定半导体制作过程的公知特征，以免不必要地使本专利技术的实施例模糊。此外，要理解的是，图中示出的各种实施例是说明性表示，并且不一定按比例绘出。现有集成电路管芯只在管芯的前道（FEOL）部分内并入平面晶体管。例如，沿集成电路管芯的半导体层的面建造平面晶体管。然而，集成电路管芯未将晶体管并入到管芯的后道（BEOL）部分中。BEOL部分尚未并入晶体管，因为形成平面晶体管所要求的高温预算可毁坏其它BEOL组件。相应地，在管芯内的晶体管的数量受缩小平面晶体管的能力和FEOL部分的大小的限制。另一方面，将晶体管并入到管芯的BEOL部分中的可行解决方案能够有助于实现在半导体行业中不断增大的晶体管密度的目标。在一方面中，通过BEOL过程来制作多栅极非平面晶体管。晶体管可包括可通过BEOL过程形成的非晶态氧化物半导体材料，例如，铟镓锌氧化物（IGZO）。类似地，栅极模块、源极模块和漏极模块可通过BEOL过程形成。相应地，多栅极非平面晶体管可被建造到集成电路管芯的BEOL部分中以便在多种功能应用（诸如存储器、功率输送等）中使用。此外，与建造到集成电路管芯的FEOL部分的平面晶体管相比，多栅极非平面晶体管可提供改进的静电，例如在给定驱动电压的更低的截止电流（off-current）。因此，下面描述的BEOL晶体管提供增大每单位面积的微处理器功能性的三维集成。参照图1，根据实施例示出了集成电路封装的截面图。集成电路封装100可包括安装在封装衬底104上的集成电路管芯102。例如，集成电路管芯102可被定位在封装衬底104上方，并且底层填充材料106可将集成电路管芯102耦合到封装衬底104。集成电路封装100可包括线焊封装，或者如所示出的，集成电路封装100可包括非线焊封装，例如，倒装片封装。例如，在集成电路管芯102与封装衬底104之间的电连接可包括通过底层填充材料106延伸的焊接凸起连接108。集成电路封装100可包括在封装衬底104上方的顶部封装部分110（例如塑料帽）。集成电路封装100的封装衬底104可以有层压结构。例如，导电层（例如具有铜垫和迹线的层）可通过介电层（例如具有有机环氧基介电材料的层）被分隔。封装衬底104可以是球栅阵列（BGA）组件，并且导电层可被电连接到布置在球场（ballfield）中的若干焊球112。更具体地说，焊球112可以采用某个图案被布置在封装衬底104的底表面上。相应地，每个焊球112可被电连接到集成电路管芯102以提供电功能。例如，焊球112可被电连接到用于集成电路管芯102的I/O、供电或接地功能的焊接凸起108。此外，焊球112可被安装和附连到例如计算机系统的母板或另一印刷电路板的电路板114，以在集成电路管芯102与电路板114之间提供物理和电接口。参照图2，根据实施例，示出了集成电路管芯的前道部分和后道部分的取自图1的细节A的详细视图。集成电路管芯102可包括FEOL部分202和BEOL部分204。BEOL部分204可被部署在FEOL部分202上。例如，FEOL部分202可包括硅层206，并且绝缘层208可被部署在硅层206上方。BEOL部分204可被安装在绝缘层208上。例如，BEOL部分204可在BEOL过程期间在绝缘层208上被形成。FEOL部分202可包括沿集成电路管芯102的表面形成的若干前端晶体管（例如平面晶体管210）。相应地，平面晶体管210可以在与绝缘层208平行的平面内是彼此共平面的。平面晶体管210可以是具有源极和漏极的三端子装置，电流在所述源极与漏极之间流动，如在本领域所已知的。平面晶体管210可在FEOL过程期间由硅制成。FEOL过程可包括在硅层206上方形成介电绝缘体。更具体地说，具有介电绝缘体材料的绝缘层208可在FEOL过程期间在硅层206上方被层压。BEOL部分204可包括若干非平面晶体管212。例如，BEOL部分204可包括若干介电层214，并且一个或多个非平面晶体管212可在每个介电层214内被形成。例如，相应介电层214可横向围绕相应非平面晶体管212，使得非平面晶体管212被封装在BEOL部分204的介电层214内。BEOL部分204可被定位在集成电路管芯102的FEOL部分202与焊接凸起108之间。因此，集成电路管芯102的非平面晶体管212可与集成电路管芯102的平面晶体管210垂直偏移（例如，在其上面）。此外，非平面晶体管212可在相同介电层214内彼此横向相邻，或者在不同介电层214内彼此垂直偏移。例如平面晶体管210和非平面晶体管212的集成电路管芯102的晶体管可彼此互连并通过一个或多个电互连216与外部接口特征互连。电互连216可包括沿或通过集成电路管芯102的层延伸的迹线、通孔或引线。例如，平面晶体管210和/或非平面晶体管212可通过具有电通孔或电迹线的相应电路径，被电连接到焊接凸起108。参照图3，根据实施例，示出了集成电路管芯的后道部分中的非平面本文档来自技高网...

【技术保护点】
1. 一种集成电路管芯，包括：包含具有多个晶体管的硅层和在所述硅层上方的绝缘层的前道（FEOL）部分；以及安装在所述绝缘层上的后道（BEOL）部分，所述BEOL部分包含非平面晶体管，所述非平面晶体管具有从第一端轴向延伸到第二端的非晶态氧化物半导体（AOS）沟道，以及在所述第一端的源极模块与在所述第二端的漏极模块之间的轴向位置，在所述AOS沟道周围横向延伸的栅极模块。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路管芯，包括：包含具有多个晶体管的硅层和在所述硅层上方的绝缘层的前道（FEOL）部分；以及安装在所述绝缘层上的后道（BEOL）部分，所述BEOL部分包含非平面晶体管，所述非平面晶体管具有从第一端轴向延伸到第二端的非晶态氧化物半导体（AOS）沟道，以及在所述第一端的源极模块与在所述第二端的漏极模块之间的轴向位置，在所述AOS沟道周围横向延伸的栅极模块。2.如权利要求1所述的集成电路管芯，其中所述AOS沟道包含在上部介电层与下部介电层之间的AOS层，并且其中所述上部介电层在上部金属栅极层与所述AOS层之间，并且所述下部介电层在下部金属栅极层与所述AOS层之间。3.如权利要求2所述的集成电路管芯，其中所述AOS层包含铟镓锌氧化物。4.如权利要求3所述的集成电路管芯，其中所述栅极模块具有在所述AOS沟道周围的U形。5.如权利要求4所述的集成电路管芯，其中所述AOS沟道具有在相应横向边缘之间的横向宽度，并且其中所述横向宽度是所述AOS层的厚度的至少两倍。6.如权利要求5所述的集成电路管芯，其中所述U形包含通过横向间隙与所述AOS沟道的所述横向边缘分隔的垂直腿。7.如权利要求3所述的集成电路管芯，其中所述金属栅极层在第一轴向边缘与第二轴向边缘之间轴向延伸，其中所述第一轴向边缘轴向地在所述源极模块与所述栅极模块之间，并且其中所述第二轴向边缘轴向地在所述栅极模块与所述漏极模块之间。8.如权利要求3所述的集成电路管芯，其中所述非平面晶体管包含AOS沟道的堆叠，所述堆叠包含所述AOS沟道和第二AOS沟道，其中所述AOS沟道被安装在所述FEOL部分上，并且所述第二AOS沟道被安装在所述AOS沟道上，以及其中所述AOS沟道的所述上部金属栅极层是所述第二AOS沟道的下部金属栅极层。9.如权利要求8所述的集成电路管芯，其中所述BEOL部分包含横向围绕所述非平面晶体管的介电层。10.一种集成电路封装，包括：封装衬底；以及安装在所述封装衬底上的集成电路管芯，其中所述集成电路管芯包含包含具有多个晶体管的硅层和在所述硅层上方的绝缘层的前道（FEOL）部分，以及安装在所述绝缘层上的后道（BEOL）部分，所述BEOL部分包含非平面晶体管，所述非平面晶体管具有从第一端轴向延伸到第二端...

【专利技术属性】
技术研发人员：VH勒，GW德韦，M拉多萨夫杰维奇，R里奥斯，JT卡瓦利罗斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US