半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法包含，首先形成一第一凹槽于一基底内，然后形成一第一浅沟隔离于第一凹槽内，形成一第一图案化掩模于基底上，再利用第一图案化掩模去除部分第一浅沟隔离以形成一第二凹槽以及去除部分基底形成一第三凹槽，其中第三凹槽下表面低于第二凹槽下表面。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(DynamicRandomAccessMemory,DRAM)元件的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术一实施例公开一种制作半导体元件的方法。首先形成一第一凹槽于一基底内，然后形成一第一浅沟隔离于第一凹槽内，形成一第一图案化掩模于基底上，再利用第一图案化掩模去除部分第一浅沟隔离以形成一第二凹槽以及去除部分基底形成一第三凹槽，其中第三凹槽下表面低于第二凹槽下表面。本专利技术另一实施例公开一种半导体元件，其主要包含：一第一栅极结构设于一基底内、一第二栅极结构设于基底内并邻近第一栅极结构以及一第一浅沟隔离设于第一栅极结构下方，其中第一浅沟隔离上表面高于第二栅极结构下表面。附图说明图1至图9为本专利技术优选实施例制作一动态随机存取存储器元件的方法示意图。主要元件符号说明10动态随机存取存储器元件12位线14字符线16基底18主动区20存储器区22栅极24浅沟绝缘26第一凹槽28第一浅沟隔离30第一图案化掩模32介电层34非晶碳膜36第二凹槽38第三凹槽40第四凹槽42第二浅沟隔离44上半部46下半部48有机层50图案化光致抗蚀剂52第二图案化掩模54栅极介电层56功函数金属层58导电层60第一栅极结构62第二栅极结构64硬掩模具体实施方式请参照图1至图9，图1至图9为本专利技术优选实施例制作一动态随机存取存储器元件的方法示意图，其中图1为俯视图，图2显示图1中沿着切线AA’方向制作动态随机存取存储器元件的剖视图，图3至图9的左半部分为接续图2制作工艺且沿着图1切线AA'方向的剖面示意图，图3至图9的右半部分为接续图2制作工艺且沿着图1切线BB’方向制作动态随机存取存储器元件的剖视图。整体而言，本实施例是提供一存储器元件，例如是具备凹入式栅极的动态随机存取存储器元件10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为DRAM阵列中的最小组成单元并接收来自于位线12及字符线14的电压信号。如图1所示，动态随机存取存储器元件10包含一基底16，例如一由硅所构成的半导体基底，然后于基底16内形成有至少一浅沟绝缘24，以于基底16上定义出多个主动区(activearea,AA)18。此外，基底16上还定义有一存储器区20以及一周边区(图未示)。其中，动态随机存取存储器元件10的多个字符线(wordline,WL)14与多个位线(bitline,BL)12优选形成于存储器区20的基底16上而其他的主动元件等(未绘示)则可形成在周边区。需注意的是，为简化说明，本专利技术的图1仅绘示出位于存储器区20的元件上视图并省略了位于周边区的元件。在本实施例中，各主动区18例如是相互平行地朝向一第一方向延伸，而字符线14或多条栅极22是形成在基底16内并穿越各主动区18及浅沟绝缘24。具体来说，各栅极22是沿着不同于第一方向的一第二方向，例如Y方向延伸，且第二方向与第一方向相交并小于90度。另一方面，位线12是相互平行地形成在基底16上沿着一第三方向，例如X方向延伸，并同样横跨各主动区18及浅沟绝缘24。其中，第三方向同样是不同于第一方向，并且优选是与第二方向垂直。也就是说，第一方向、第二方向及第三方向彼此都不同，且第一方向与第二方向及第三方向都不垂直。此外，字符线14两侧的主动区18内优选设有接触插塞，例如包括位线接触插塞(bitlinecontact,BLC)(图未示)来电连接至各晶体管元件的源极/漏极区域(图未示)以及存储节点(storagenode)接触插塞(图未示)来电连接一电容。以下针对字符线14(或又称埋藏式字符线)的制作进行说明。首先如图2所示，先于基底16内形成第一凹槽26，然后形成一第一浅沟隔离28于第一凹槽26内，再形成一第一图案化掩模30于基底16上。在本实施例中，形成第一图案化掩模30前可先依序形成一例如由氧化硅所构成的介电层32以及一非晶碳膜(amorphouscarbonfilm,APF)34于基底16与第一浅沟隔离28表面，之后再将第一图案化掩模30设于非晶碳膜34上。另外本实施例的第一浅沟隔离28优选包含单一材料例如氧化硅，但不局限于此。如图3所示，接着利用第一图案化掩模30为掩模进行一蚀刻制作工艺，以去除部分第一浅沟隔离28以形成第二凹槽36并同时去除部分基底16形成第三凹槽38，其中第三凹槽38下表面优选略低于第二凹槽36下表面。之后去除第一图案化掩模30以及剩余的非晶碳膜34并留下部分介电层32于基底16上。在本实施例中，用来形成第二凹槽36与第三凹槽38的蚀刻气体成分较佳选自由氯气(Cl2)、四氟化碳(CF4)以及氟代甲烷(CHxFy)所构成的群组，其中氯气的蚀刻对象物主要为由硅所构成的基底16，四氟化碳的蚀刻对象物主要为基底16与由氧化硅所构成的第一浅沟隔离28，而氟代甲烷(CHxFy)的蚀刻对象物主要为第一浅沟隔离28。具体而言，本实施例在进行上述蚀刻制作工艺时优选调整硅对氧化硅的选择比，例如在去除部分第一浅沟隔离28与部分基底16时可选择去除较多的基底16，进而使第三凹槽38下表面略低于第二凹槽36下表面。值得注意的是，图3右半部分沿着切线BB'剖面中基底16内另包含一第四凹槽40邻近第一凹槽26以及一第二浅沟隔离42设于第四凹槽40内，其中第四凹槽40优选与第一凹槽26在同一道步骤同时形成于基底16内，第二浅沟隔离42也优选在形成第一浅沟隔离28的同时形成于第四凹槽40内且第一浅沟隔离28上表面优选切齐第二浅沟隔离42上表面。在本实施例中，第一浅沟隔离28从图3右半部的角度来看更细部包含一上半部44以及一下半部46，其中上半部44的宽度优选小于下半部46的宽度。另外从高度关系来看，上半部44上表面优选高于基底16上表面并切齐第二浅沟隔离42上表面而下半部46上表面则约略切齐基底16上表面。随后如图4所示，在形成第二凹槽36与第三凹槽38后形成一第二图案化掩模(图未示)于第一浅沟隔离28上。在本实施例中，形成第二图案化掩模的步骤包括先形成一有机层48填满第二凹槽36与第三凹槽38，然后再形成一图案化光致抗蚀剂50于有机层48上。如图5所示，然后利用图案化光致抗蚀剂50去除部分有机层48以形成图案化的有机层48，其中图案化的有机层48与图案化光致抗蚀剂50一同构成前述的第二图案化掩模52，且第二图案化掩模52优选暴露出第三凹槽38以及第二浅沟隔离42。如图6所示，接着以第二图案化掩模52为掩模进行一蚀刻制作工艺以去除位本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：形成一第一凹槽于一基底内；形成一第一浅沟隔离于该第一凹槽内；形成一第一图案化掩模于该基底上；以及利用该第一图案化掩模去除部分该第一浅沟隔离以形成一第二凹槽，以及去除部分该基底形成一第三凹槽，其中该第三凹槽下表面低于该第二凹槽下表面。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：形成一第一凹槽于一基底内；形成一第一浅沟隔离于该第一凹槽内；形成一第一图案化掩模于该基底上；以及利用该第一图案化掩模去除部分该第一浅沟隔离以形成一第二凹槽，以及去除部分该基底形成一第三凹槽，其中该第三凹槽下表面低于该第二凹槽下表面。2.如权利要求1所述的方法，另包含：形成一第四凹槽以及该第一凹槽于该基底内；在形成该第一浅沟隔离同时形成一第二浅沟隔离于该第四凹槽内；在形成该第二凹槽及该第三凹槽后，形成一第二图案化掩模于该第一浅沟隔离上，其中该第二图案化掩模暴露出该第三凹槽以及该第二浅沟隔离；以及利用该第二图案化掩模去除部分该第二浅沟隔离。3.如权利要求2所述的方法，另包含形成该第一浅沟隔离同时形成该第二浅沟隔离于该第四凹槽内且该第一浅沟隔离上表面切齐该第二浅沟隔离上表面。4.如权利要求2所述的方法，另包含去除部分该第二浅沟隔离使该第二浅沟隔离上表面低于该第一浅沟隔离上表面。5.如权利要求4所述的方法，其中该第一浅沟隔离上表面高于该基底上表面，且该第二浅沟隔离上表面低于该基底上表面。6.如权利要求2所述的方法，另包含：去除该第二图案化掩模；形成一功函数金属层于该第二凹槽及该第三凹槽内；形成一导电层于该功函数金属层上；去除部分该导电层...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71