标准单元及包括其的集成电路制造技术

提供了标准单元及包括其的集成电路。该集成电路包括：电源轨，包括在垂直方向上彼此间隔开的第一导电线和第二导电线，其中第一导电线和第二导电线在第一水平方向上彼此平行地延伸，并彼此电连接以向第一标准单元供应电力，其中第一导电线和第二导电线设置在第一标准单元的边界处；以及第三导电线，在第一导电线与第二导电线之间，并在与第一水平方向正交的第二水平方向上延伸，以传送第一标准单元的输入信号或输出信号。

【技术实现步骤摘要】
标准单元及包括其的集成电路
本专利技术构思涉及集成电路，更具体地，涉及包括标准单元的集成电路以及制造该集成电路的方法。
技术介绍
随着半导体工艺被小型化，集成电路中包括的图案可以具有减小的宽度和/或厚度。该减小的宽度和/或厚度会增大图案上的电压降(或IR降)的可能性。IR降会导致信号在经过图案时衰减。结果，信号的转移会被延迟，并且集成电路的性能会劣化。
技术实现思路
根据本专利技术构思的一示例性实施方式，提供了一种集成电路，其包括：电源轨(powerrail)，包括在垂直方向上彼此间隔开的第一导电线和第二导电线，其中第一导电线和第二导电线在第一水平方向上彼此平行地延伸，并彼此电连接以向第一标准单元供应电力，其中第一导电线和第二导电线设置在第一标准单元的边界处；以及第三导电线，在第一导电线与第二导电线之间，并在与第一水平方向正交的第二水平方向上延伸，以传送第一标准单元的输入信号或输出信号。根据本专利技术构思的一示例性实施方式，提供了一种集成电路，其包括：布置在第一水平方向上的第一标准单元和第二标准单元；电源轨，包括在垂直方向上彼此间隔开的第一导电线和第二导电线，其中第一导电线和第二导电线在第一水平方向上平行地延伸，并彼此电连接以向第一标准单元和第二标准单元供应电力，其中第一导电线和第二导电线设置在第一标准单元和第二标准单元的每个的边界处；以及第三导电线，在第一导电线与第二导电线之间并在与第一水平方向正交的第二水平方向上延伸，以传送第一标准单元的输入信号或输出信号，其中电源轨还包括在第二标准单元的边界上在第一水平方向上延伸的第四导电线，其中第四导电线电连接到第一导电线和第二导电线，并形成在与第三导电线相同的层中。根据本专利技术构思的一示例性实施方式，提供了一种集成电路，其包括：电源轨，包括在多个标准单元的边界上的多个导电线，其中所述多个导电线形成在多个导电层中并在第一水平方向上彼此平行地延伸，以向所述多个标准单元供应电力；以及信号线，在与第一水平方向正交的第二水平方向上经过电源轨，其中信号线形成在所述多个导电层中的一个中，以传送所述多个标准单元中的至少一个的输入信号或输出信号，其中电源轨包括第一导电线，该第一导电线形成在其中形成信号线的导电层中，其中第一导电线在第一水平方向上延伸并与信号线绝缘。附图说明图1是根据本专利技术构思的一示例性实施方式的集成电路的一部分的电路图；图2A和2B是根据本专利技术构思的示例性实施方式的沿图1的线X1-X1'平行于Z轴方向切割的集成电路的剖视图；图3A、3B和3C是根据比较示例的电源轨的图；图4是根据本专利技术构思的一示例性实施方式的集成电路的一部分的图；图5A和5B是示出根据本专利技术构思的一示例性实施方式的标准单元的图；图6A和6B是示出根据本专利技术构思的一示例性实施方式的标准单元的图；图7是示出根据本专利技术构思的一示例性实施方式的集成电路的一部分的图。图8A、8B和8C是示出根据本专利技术构思的示例性实施方式的电源轨的图；图9A、9B和9C是根据本专利技术构思的一示例性实施方式的用于将不同层的导电线电互连的结构的图；图10A和10B是示出根据本专利技术构思的一示例性实施方式的电源轨的图；图11是根据本专利技术构思的一示例性实施方式的制造包括多个标准单元的集成电路的方法的流程图；图12是根据本专利技术构思的一示例性实施方式的芯片上系统(SoC)的框图；以及图13是根据本专利技术构思的一示例性实施方式的包括存储程序的存储器的计算系统的框图。具体实施方式图1是根据本专利技术构思的一示例性实施方式的集成电路10的一部分的图。图2A和2B是根据本专利技术构思的示例性实施方式的沿图1的线X1-X1'平行于Z轴方向切割的集成电路10的剖视图。为了图示的方便，图1、2A和2B仅示出集成电路10中包括的一些层。例如，图1、2A和2B示出由后段(BEOL)工艺形成的一些层。在下文中，例如，由X轴和Y轴形成的平面可以被称为水平面；放置在Z方向上的元件可以被解释为在Z方向上在其它元件下方或上方。参照图1、2A和2B，集成电路10可以包括如由虚线所示的标准单元C11和C12。标准单元是集成电路10中包括的布局的单位。集成电路10可以包括多个各种各样的标准单元。标准单元可以具有符合预定规格的结构。例如，如图1所示，标准单元C11和C12可以具有一定的高度即在Y轴方向上的长度Y10，并且可以具有重叠在Y轴方向上彼此间隔开并在X轴方向上平行延伸的一对电源轨PR11和PR12的边界。虽然标准单元C11和C12包括M1至M3层的图案，但是标准单元C11和C12可以包括仅M1层的图案或者仅M1和M2层的图案。例如，由标准单元库定义的标准单元C11和C12的结构可以从基板限定至M1层或M2层，并且在标准单元C11和C12的设计过程中，M2层的一些图案和M3层的图案可以在标准单元C11和C12布局之后在布线操作中来确定。标准单元C11和C12可以包括信号沿其移动的图案。例如，第一标准单元C11可以包括第一标准单元C11中生成的内部信号在其中移动的图案，并且可以包括第一标准单元C11的输入信号和输出信号分别在其中移动的图案，例如输入引脚和输出引脚。在图1的集成电路10中，第一标准单元C11的输入引脚和输出引脚可以是形成在M2层上的图案。第一标准单元C11的输入引脚和输出引脚可以电连接到第一标准单元C11的外部。例如，第一标准单元C11的输入引脚可以电连接到另一标准单元的输出引脚，并且第一标准单元C11的输出引脚可以电连接到另一标准单元的输入引脚。为了将第一标准单元C11的输入引脚和/或输出引脚电连接到第一标准单元C11的外部，可以使用经过第一标准单元C11的边界的图案。例如，如图1所示，通过通路而与第一标准单元C11的形成在M2层上的输入引脚和/或输出引脚连接的M3层的图案可以在X轴方向上经过第一标准单元C11的边界。此外，如图1所示，第一标准单元C11的形成在M2层上的输入引脚和/或输出引脚可以延伸使得M2层的图案可在Y轴方向上经过第一标准单元C11。如稍后将描述地，连接标准单元C11和C12的输入引脚和输出引脚的操作(例如生成图案或信号路由的任务)会受具有用于缓解IR降的结构的电源轨PR11和PR12影响。用于向标准单元C11和C12供应电力的电源轨PR11和PR12可以以等于标准单元C11和C12的高度Y10的间隔布置在集成电路10中，并且可以在垂直于标准单元C11和C12的高度Y10的方向上即在X轴方向上延伸。在本专利技术构思的一示例性实施方式中，正电源电压(例如VDD)可以被施加到第一电源轨PR11，并且负电源电压(例如VSS)可以被施加到第二电源轨PR12。在一备选实施方式中，负电源电压(例如VSS)可以被施加到第一电源轨PR11，并且正电源电压(例如VDD)可以被施加到第二电源轨PR12。在以下描述中，正电源电压VDD被施加到第一电源轨PR11并且负电源电压VSS被施加到第二电源轨PR12，但本专利技术构思不限于此。形成在标准单元C11和C12中的元件，例如晶体管，可以从第一电源轨PR11接收电流并将电流引到第二电源轨PR12中。随着半导体工艺被小型化，可以减小集成电路中包括的图案的宽度和/或厚度(例如在Z方向上的长度)，也可以减小标准单元的尺寸。因此，图案上本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：电源轨，包括在垂直方向上彼此间隔开的第一导电线和第二导电线，其中所述第一导电线和所述第二导电线在第一水平方向上彼此平行地延伸，并且彼此电连接以向第一标准单元供应电力，其中所述第一导电线和所述第二导电线设置在所述第一标准单元的边界处；以及延伸的导电，在所述第一导电线与所述第二导电线之间，并且在与所述第一水平方向正交的第二水平方向上延伸，以传送所述第一标准单元的输入信号或输出信号。

【技术特征摘要】
2017.04.11 KR 10-2017-0046929;2017.09.06 KR 10-2011.一种集成电路，包括：电源轨，包括在垂直方向上彼此间隔开的第一导电线和第二导电线，其中所述第一导电线和所述第二导电线在第一水平方向上彼此平行地延伸，并且彼此电连接以向第一标准单元供应电力，其中所述第一导电线和所述第二导电线设置在所述第一标准单元的边界处；以及延伸的导电，在所述第一导电线与所述第二导电线之间，并且在与所述第一水平方向正交的第二水平方向上延伸，以传送所述第一标准单元的输入信号或输出信号。2.根据权利要求1所述的集成电路，其中所述电源轨还包括电连接到所述第一导电线和所述第二导电线的第四导电线，其中所述第四导电线在所述第一水平方向上延伸，并且形成在与所述第三导电线相同的层中。3.根据权利要求2所述的集成电路，其中所述电源轨还包括：第一通路，电连接所述第一导电线和所述第四导电线；以及第二通路，电连接所述第二导电线和所述第四导电线。4.根据权利要求3所述的集成电路，其中所述第一通路或所述第二通路具有条形状。5.根据权利要求2所述的集成电路，其中所述第四导电线在所述第一水平方向上与所述第三导电线间隔开预定距离。6.根据权利要求2所述的集成电路，其中所述第四导电线在所述第二水平方向上的长度等于或大于所述第三导电线在所述第一水平方向上的长度。7.根据权利要求2所述的集成电路，其中所述第四导电线在所述第一水平方向上完全重叠所述第一标准单元的所述边界。8.根据权利要求7所述的集成电路，其中所述第一标准单元具有比未被所述第四导电线重叠的第二标准单元更短的传播延迟。9.根据权利要求1所述的集成电路，还包括：第一信号线和第二信号线，所述第一信号线和所述第二信号线在不同的导电层中在所述垂直方向上彼此间隔开；第四导电线和第五导电线，所述第四导电线和所述第五导电线在所述第一信号线与所述第二信号线之间在所述第一水平方向或所述第二水平方向上彼此间隔开，并且在所述第二水平方向或所述第一水平方向上彼此平行地延伸；第一通路，布置在所述第四导电线上；以及第二通路，布置在所述第五导电线上，其中所述第一信号线和所述第二信号线通过所述第四导电线和所述第五导电线、所述第一通路和所述第二通路电连接。10.根据权利要求1所述的集成电路，其中所述电源轨还包括电连接到所述第一导电线和所述第二导电线的第四导电线和第五导电线，所述第四导电线和所述第五导电线在所述第二水平方向上延伸，并且形成在与所述第三导电线相同的层中，其中所述第三导电线布置在所述第四导电线与所述第五导电线之间。11.根据权利要求1所述的集成电路，其中所述第一标准单元包括：在所述第一水平方向上延伸的至少一个有源区域；以及在所述第二水平方向上延伸的至少一个栅线。12.根据权利要求1所述的集成电路，其中正电源电压或负电源电压被施加到所述第一导电线和所述第二导电线。13.一种集成电路，包括：布置在第一水平方向上的第...

【专利技术属性】
技术研发人员：李在鹏，都桢湖，宋泰中，李升映，郑钟勋，柳志秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR