一种应用于射频电路的静电保护电路制造技术

本发明专利技术公开了一种应用于射频电路的静电保护电路，包括：一二极管保护电路，一高压产生电路，一检测电路，一缓存电路，一延时电路，一泄放电路。所述高压产生电路和延时电路，都由PMOS管和NMOS组合而成。所述缓存电路，由一个反相器、一个MOS管，一个电阻和一个电容组成。在芯片正常工作的时候，静电保护电路不工作，当发生静电事件时，本发明专利技术能产生更高的电压来泄放静电产生的电流，也能增加泄放静电的时间，从而使得芯片能有更好的抗静电性能。

【技术实现步骤摘要】
一种应用于射频电路的静电保护电路
本专利技术涉及静电保护领域，特别是涉及一种电源钳位静电保护电路。
技术介绍
近些年随着集成电路工艺的快速发展，MOS管的线宽越来越窄，结深越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电保护（ESD，Electro-Staticdischarge）的需求。当线宽为1µm时，ESD事件对电路的影响很小，当进入0.18µm、0.13µm时代，尤其是90纳米以下时代，ESD成为了刻不容缓的问题。在射频电路中以及各种相关电路总，都需要对应的静电保护电路。通用的ESD分为HBM（Humanbodymodel人体模式）模式，MM（machinemodel机器模式）模式和CDM（Chargeddevicemodel带电模式）模式。HBM和MM模式是外部对芯片进行放电，仅仅依靠输入输出端口的ESD保护电路是远远不够的，还需要在电源和地之间加ESD保护电路（电源钳位ESD电路），从而能够更加快速的泄放电流，以保证整个芯片的ESD性能。参见图1所示，现有的电源钳位ESD电路。检测电路由电阻R1和电容C1组成，其RC延时时间决定着泄放电流的时间，延时时间越大，本文档来自技高网...

【技术保护点】
1.一种应用于射频电路的静电保护电路，其特征在于，包括：一二极管保护电路，由第一二极管D1和第二二极管D2组成，用于提供泄流通路；一高压产生电路，由第二NMOS管NM2、第一PMOS管PM1和第二PMOS管PM2组成，用于给泄放管的栅极提供更高的驱动电压；一检测电路，由第一电阻R1和第一电容C1组成，用于检测是否发生静电事件；一缓存电路，由第一反相器INV1，第三NMOS管NM3，第二电阻R2和第二电容C2组成，用于增加泄放静电电流时间和提供驱动；一延时电路，由第四NMOS管NM4和第三PMOS管PM3组成，用于增加泄放静电的时间；一泄放电路，由第一NMOS晶体管NM1组成，用于泄放主要的静电...

【技术特征摘要】
1.一种应用于射频电路的静电保护电路，其特征在于，包括：一二极管保护电路，由第一二极管D1和第二二极管D2组成，用于提供泄流通路；一高压产生电路，由第二NMOS管NM2、第一PMOS管PM1和第二PMOS管PM2组成，用于给泄放管的栅极提供更高的驱动电压；一检测电路，由第一电阻R1和第一电容C1组成，用于检测是否发生静电事件；一缓存电路，由第一反相器INV1，第三NMOS管NM3，第二电阻R2和第二电容C2组成，用于增加泄放静电电流时间和提供驱动；一延时电路，由第四NMOS管NM4和第三PMOS管PM3组成，用于增加泄放静电的时间；一泄放电路，由第一NMOS晶体管NM1组成，用于泄放主要的静电电流。2.如权利要求1所述的一种应用于射频电路的静电保护电路，其特征在于，所述二极管保护电路，芯片引脚端、PM1管的漏极、二极管D1的正极、二极管D2的负极和内部电路的输入端连接在一起，该点标记为VA点，二极管D1的负极和VDD相连，二极管D2的正极和地相连。3.如权利要求1所述的一种应用于射频电路的静电保护电路，其特征在于，所述高压产生电路，PM1管的漏极和VA点相连，PM1管的源极和PM2管的源极相连并标记为VDDH，PM1管的栅极、PM2管的栅极和NM2管的...

【专利技术属性】
技术研发人员：陈磊，
申请(专利权)人：丹阳恒芯电子有限公司，
类型：发明
国别省市：江苏,32