防瞬态闩锁的ESD保护电路制造技术

本发明专利技术提供一种防瞬态闩锁的ESD保护电路，包括p型衬底，在p型衬底上的p埋层，设置在p埋层上的第一区和第二区：第一区的击穿电压比第二区的击穿电压更高，同时又比后续电路的损坏电压更低本发明专利技术通过调节可调电阻的阻值来调整整个电路的维持电压，大大增加了ESD保护电路设计的灵活性，实现了在防止闩锁的前提下能以较低功耗泄放ESD信号的功能，使得该电路的电压适用范围更广。

【技术实现步骤摘要】
防瞬态闩锁的ESD保护电路
本专利技术属于电子科学与
，主要用于静电泄放(ElectroStaticDischarge，简称为ESD)防护技术，进一步说是一种防瞬态闩锁的ESD保护电路，通过调节可调电阻的阻值来改变维持电压，大大增加了ESD保护电路设计的灵活性。
技术介绍
ESD即静电泄放，是一种古老的自然现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。随着集成电路制造工艺的提高，其最小线宽已经下降到亚微米甚至纳米的级别，在带来芯片性能提高的同时，其抗ESD打击能力也大幅度降低，因此静电损害更严重。ESD的产生大多数能够对集成电路产生非致命性的损伤，从而降低集成电路的寿命，可靠性，进而引起系统功能的退化，这对实现大规模高可靠集成造成很大阻碍(也是阻碍摩尔定律继续发展的重要因素)。晶闸管(SCR)结构是一种具有最强ESD能力的器件。SCR的使用能够大大降低ESD模块占集成电路的面积，降低成本，提高鲁棒性。但低触发电压晶闸管(LVTSCR)结构具有强snapback现象，如图1所示，该现象会引起强latch-up问题导致SCR不能被安全地采用。所谓snapback现象指的是：当ESD器件达到击穿电压Vt时，器件发生雪崩击穿，器件内产生大量非平衡载流子，这些非平衡载流子对器件产生了电导调制作用，使得原本是高阻(甚至绝缘)的ESD器件变成一个低阻通路。从IV图形上看，如图1所示，电压在达到Vt后，电流迅速增大的同时电压却在降低。但是电压不会一直降低到0V，而是到达某个最小电压Vh(即维持电压)后，ESD器件完成电导调制，进入开态，器件由阻断状态变为一个低阻通路来泄放电荷。如果ESD器件维持电压Vh比理想工作区的最大电压Vd大，如图1所示，ESD器件的IV曲线和理想工作区无交集，即电源电压或信号高电平并不足以提供使得ESD器件发生latch-up的电压，则ESD器件不会发生latch-up现象。但是如果ESD器件维持电压Vh比理想工作区的最大电压Vd小，ESD器件的IV曲线和理想工作区有交集，就会引起强latch-up问题，使得ESD器件不能被安全地采用。所谓的latch-up问题指的是：ESD器件中寄生的PNP管和NPN管相互提供基极电流，进入闭环放大态，此时的ESD器件由于电导调制作用变成一个低电阻，并且不能自关断。如此便使得正常电路中的电源电压或信号高电平直接被ESD器件短接到地，这样理想工作区的最大电压由ESD器件决定，被ESD器件钳位在较低电压。因此，消除latch-up效应就是SCR器件被可靠应用前的一道必解难题。研究结果表明，当LVTSCR的维持电压高于电源电压时，其各种瞬态引起的效应会随之消除。但由于电压的提高会提高功耗，使得SCR器件原有的强ESD鲁棒性产生一定退化。为了折中latch-up与ESD鲁棒性的矛盾，一种防瞬态闩锁的ESD保护电路被提出，该器件能够获得可调的维持电压以及ESD鲁棒性，并通过图1所示的ESD设计窗口实现功能。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种防瞬态闩锁的ESD保护电路。为实现上述专利技术目的，本专利技术技术方案如下：一种防瞬态闩锁的ESD保护电路，包括p型衬底，在p型衬底上的p埋层，设置在p埋层上的第一区和第二区：第一区包括：设置在p埋层上的右nwell区，与右nwell区右边缘相切的右pwell区，在右nwell区上表面注入的第一右N+接触区以及与其右边缘相切的第一右P+区，第一右N+接触区与第一右P+区表面用金属短接，构成器件阳极；在右pwell区上表面注入的第二右N+接触区以及与其右边缘相切的第二右P+区，第二右N+接触区通过金属与可调电阻相连接，再短接到阴极，第二右P+区通过金属与阴极短接；在右nwell区和右pwell区交界处的表面注入形成的右N+低触发区；第二区包括：设置p埋层上的左nwell区，以及与左nwell区左边缘相切的左pwell区，在左nwell区上表面注入的第一左N+接触区以及与其左边缘相切的第一左P+区，第一左N+接触区与第一左P+区表面用金属短接，构成器件阳极，在左pwell区上表面注入的第二左N+接触区以及与其左边缘相切的第二左P+区，第二左N+接触区通过金属短接到阴极，第二左P+区通过金属与阴极短接，在左nwell区和左pwell区交界处的表面注入形成的左N+低触发区；第二区的击穿电压比第一区的击穿电压更高，同时又比后续电路的损坏电压更低。即第二区形成的左边的ESD防护器件的击穿电压比第一区形成的右边的ESD防护器件的击穿电压更高，同时又比后续电路的损坏电压更低。作为优选方式，上述的可调电阻为多晶硅电阻。作为优选方式，从晶圆上表面到p埋层之间设有第一p-sink区，第一区与第二区之间设有第二p-sink区。作为优选方式，第一p-sink区通过金属与阴极短接。作为优选方式，第二区的第二左N+接触区到左N+低触发区的距离，比第一区的第二右N+接触区到右N+低触发区的距离长。即左边器件的栅长比右边器件的栅长长，这样确保右边ESD防护器件先击穿开启。作为优选方式，所述第一p-sink区和第二p-sink区通过介质实现。作为优选方式，所述的介质是SiO2。作为优选方式，所述的一种防瞬态闩锁的ESD保护电路，还包括：位于右pwell区上表面且左边与右N+低触发区相切、右边与第二右N+接触区相切的右栅氧化层，以及右栅氧化层上表面的右多晶硅栅极；右多晶硅栅极通过金属与阴极短接；位于左pwell区上表面且右边与左N+低触发区相切、左边与第二左N+接触区相切的左栅氧化层，以及左栅氧化层上表面的左多晶硅栅极；左多晶硅栅极通过金属与阴极短接。作为优选方式，所述的一种防瞬态闩锁的ESD保护电路，还包括：位于右nwell区上表面且右边与右N+低触发区相切、左边与第一右P+区相切的栅氧化层，以及栅氧化层上表面的多晶硅栅极；栅极通过金属与阳极短接；位于左nwell区上表面且左边与左N+低触发区相切、右边与第一左P+区相切的左栅氧化层，以及左栅氧化层上表面的左多晶硅栅极；左多晶硅栅极通过金属与阳极短接。本专利技术的有益效果为：因为本专利技术提出的ESD防护器件通过调节可调电阻的阻值来调整整个电路的维持电压，而显然调整单个电阻的阻值要比改变一个ESD防护器件的工艺和结构参数容易得多，本专利技术大大增加了ESD保护电路设计的灵活性，实现了在防止闩锁的前提下能以较低功耗泄放ESD信号的功能，使得该电路的电压适用范围更广。附图说明图1为ESD设计窗口图。图2为本专利技术实施例1的基于结隔离的电路结构图。图3为本专利技术实施例2的基于介质隔离的电路结构图。图4为本专利技术实施例3的电路结构图。图5为本专利技术实施例4的电路结构图。图6为本专利技术的电路结构图的等效电路图。图7为本专利技术提出的ESD保护电路的应用电路。图8为本专利技术电路结构不同可调电阻时序仿真结果对比图。其中，01为p型衬底，07为p埋层，02为右nwell区，03为右pwell区，04为右栅氧化层，11为第一右N+接触区，21为第一右P+区，31为器件阳极，12为第二右N+接触区，22为第二右P+区，06为可调电阻，08为阴极，13为右N+低触发区，本文档来自技高网...

【技术保护点】
一种防瞬态闩锁的ESD保护电路，其特征在于包括p型衬底(01)，在p型衬底上的p埋层(07)，设置在p埋层(07)上的第一区和第二区：第一区包括：设置在p埋层(07)上的右nwell区(02)，与右nwell区(02)右边缘相切的右pwell区(03)，在右nwell区(02)上表面注入的第一右N+接触区(11)以及与其右边缘相切的第一右P+区(21)，第一右N+接触区(11)与第一右P+区(21)表面用金属短接，构成器件阳极(31)；在右pwell区(03)上表面注入的第二右N+接触区(12)以及与其右边缘相切的第二右P+区(22)，第二右N+接触区(12)通过金属与可调电阻(06)相连接，再短接到阴极(08)，第二右P+区(22)通过金属与阴极(08)短接；在右nwell区(02)和右pwell区(03)交界处的表面注入形成的右N+低触发区(13)；第二区包括：设置p埋层(07)上的左nwell区(021)，以及与左nwell区(021)左边缘相切的左pwell区(031)，在左nwell区(021)上表面注入的第一左N+接触区(111)以及与其左边缘相切的第一左P+区(211)，第一左N+接触区(111)与第一左P+区(211)表面用金属短接，构成器件阳极(31)，在左pwell区(031)上表面注入的第二左N+接触区(121)以及与其左边缘相切的第二左P+区(221)，第二左N+接触区(121)通过金属短接到阴极(08)，第二左P+区(221)通过金属与阴极(08)短接，在左nwell区(021)和左pwell区(031)交界处的表面注入形成的左N+低触发区(131)；第二区的击穿电压比第一区的击穿电压更高，同时又比后续电路的损坏电压更低。...

【技术特征摘要】
1.一种防瞬态闩锁的ESD保护电路，其特征在于包括p型衬底(01)，在p型衬底上的p埋层(07)，设置在p埋层(07)上的第一区和第二区：第一区包括：设置在p埋层(07)上的右nwell区(02)，与右nwell区(02)右边缘相切的右pwell区(03)，在右nwell区(02)上表面注入的第一右N+接触区(11)以及与其右边缘相切的第一右P+区(21)，第一右N+接触区(11)与第一右P+区(21)表面用金属短接，构成器件阳极(31)；在右pwell区(03)上表面注入的第二右N+接触区(12)以及与其右边缘相切的第二右P+区(22)，第二右N+接触区(12)通过金属与可调电阻(06)相连接，再短接到阴极(08)，第二右P+区(22)通过金属与阴极(08)短接；在右nwell区(02)和右pwell区(03)交界处的表面注入形成的右N+低触发区(13)；第二区包括：设置p埋层(07)上的左nwell区(021)，以及与左nwell区(021)左边缘相切的左pwell区(031)，在左nwell区(021)上表面注入的第一左N+接触区(111)以及与其左边缘相切的第一左P+区(211)，第一左N+接触区(111)与第一左P+区(211)表面用金属短接，构成器件阳极(31)，在左pwell区(031)上表面注入的第二左N+接触区(121)以及与其左边缘相切的第二左P+区(221)，第二左N+接触区(121)通过金属短接到阴极(08)，第二左P+区(221)通过金属与阴极(08)短接，在左nwell区(021)和左pwell区(031)交界处的表面注入形成的左N+低触发区(131)；第二区的击穿电压比第一区的击穿电压更高，同时又比后续电路的损坏电压更低。2.根据权利要求1所述的一种防瞬态闩锁的ESD保护电路，其特征在于：上述的可调电阻(06)为多晶硅电阻。3.根据权利要求1所述的一种防瞬态闩锁的ESD保护电路，其特征在于：从晶圆上表面到p埋层(07)之间设有第...

【专利技术属性】
技术研发人员：乔明，肖家木，齐钊，王正康，毛焜，张波，
申请(专利权)人：电子科技大学，上海晶丰明源半导体股份有限公司，
类型：发明
国别省市：四川,51