一种氧化镓基底场效应晶体管及其制备方法技术

本发明专利技术提供一种氧化镓基底场效应管制备方法，其中包括：步骤一、提供氧化镓基底；步骤二、在氧化镓基底表面淀积宽禁带氧化物层；步骤三、在宽禁带氧化物层上淀积高K介质层；步骤四、对宽禁带氧化物层和高K介质层进行光刻得到复合栅介质层；步骤五、生长源/漏电极金属以及栅电极金属。本发明专利技术还提供一种氧化镓基底场效应管。本发明专利技术能够通过复合栅介质层实现栅介质层与基底材料之间的高势垒和栅介质层的高介电常数，优化氧化镓基底场效应晶体管的结构及性能。

Gallium oxide base field effect transistor and its preparation method

The invention provides a gallium oxide substrate field effect tube preparation method, which comprises the steps of: providing a gallium oxide substrate; step two, the gallium oxide substrate surface deposition of wide bandgap oxide layer; step three, the wide bandgap oxide layer is deposited on the high K dielectric layer; step four, the wide bandgap oxide layer and high K dielectric layer lithography composite gate dielectric layer; step five, the growth of the source / drain electrodes and metal gate electrode metal. The present invention also provides a gallium oxide base field effect transistor. The invention can realize the high dielectric barrier between the gate dielectric layer and the substrate material through the composite gate dielectric layer, and optimize the structure and performance of the gallium oxide base field effect transistor.

【技术实现步骤摘要】
一种氧化镓基底场效应晶体管及其制备方法
本专利技术涉及微电子与纳米电子器件
，尤其涉及一种氧化镓基底场效应晶体管及其制备方法。
技术介绍
随着晶体管特征尺寸的缩小，由于短沟道效应等物理规律和制造成本的限制，主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。目前，氧化镓因其优良的特性被认为是新一代集成电路半导体材料。氧化镓具有超宽的禁带宽度(4.8eV)和较大的击穿电场(8MV/cm)，在大功率元器件中有广泛的应用前景，有望成为新一代半导体材料。栅介质层是场效应晶体管中重要的结构，栅介质层需要与半导体材料在界面产生较大的带偏，以有效抑制栅极漏电流。然而，由于氧化镓自身超宽的禁带宽度，在作为场效应晶体管的基底材料时，其栅介质层的选择范围变得非常有限。而满足禁带宽度要求的栅介质层材料，其介电常数又普遍很低。要保证同等的栅电极对沟道的控制能力，低介电常数的栅介质层的厚度会降低，导致栅极漏电流的增大，从而影响器件性能。因此，亟需设计一种氧化镓基底场效应晶体管及其制备方法，具有满足禁带宽度要求的栅介质层，并且具有较高的介电常数，从而提高场效应晶体管的性能。
技术实现思路
本专利技术提供的氧化镓基底场效应晶体管及其制备方法，能够针对现有技术中氧化镓基底的场效应晶体管栅介质层无法在高禁带宽度和高介电常数之间均衡的不足，优化基于氧化镓材料的场效应晶体管的性能。第一方面，本专利技术提供一种氧化镓基底场效应管制备方法，中包括：步骤一、提供氧化镓基底；步骤二、在所述氧化镓基底表面淀积宽禁带氧化物层；步骤三、在所述宽禁带氧化物层上淀积高K介质层；步骤四、对所述宽禁带氧化物层和所述高K介质层进行光刻得到复合栅介质层；步骤五、生长源/漏电极金属以及栅电极金属。可选的，上述氧化镓基底通过高温扩散或离子注入工艺掺杂为N型或P型。可选的，上述宽禁带氧化物层的材料为Al2O3。可选的，上述宽禁带氧化物层通过CVD、电镀、PVD、溅射、蒸发、旋涂、或ALD工艺进行淀积。可选的，上述高K介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO或Ta2O5。可选的，上述高K介质层通过CVD、电镀、物理气相沉积PVD、溅射、蒸发、旋涂或ALD工艺进行淀积。可选的，上述宽禁带氧化物层与所述高K介质层厚度比为1:2-1:5。可选的，上述源/漏电极金属以及栅电极金属的材料为Al、Ti、Au、Cr、Pd或Pt。可选的，上述源/漏电极金属以及栅电极金属通过电子束蒸发形成。另一方面，本专利技术提供一种根据上述方法制备的氧化镓基底场效应管，其中包括：氧化镓基底；在所述氧化镓基底表面淀积的宽禁带氧化物层；在所述宽禁带氧化物层上淀积的高K介质层；源/漏电极金属以及栅电极金属。本专利技术提供的氧化镓基底场效应管及其制备方法，能够通过复合栅介质层实现栅介质层与基底材料之间的高势垒，并保持栅介质层的高介电常数，从而优化基于氧化镓材料的场效应晶体管的结构及性能。附图说明图1a-1f为本专利技术一实施例的制备氧化镓基底场效应晶体管的工艺步骤示意图；图2为本专利技术一实施例的制备氧化镓基底场效应晶体管的工艺流程图；图3a-3c为本专利技术一实施例的Ta2O5/Al2O3栅介质层的MOSFET的栅能带示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。第一方面，本专利技术提供一种氧化镓基底场效应晶体管制备方法。图1a-1f示出了本专利技术一实施例的制备氧化镓基底场效应晶体管的工艺步骤示意图。如图1a所示，提供氧化镓基底110。具体的，氧化镓基底110可以为N型或P型氧化镓基底。典型的，N型氧化镓基底可以通过在氧化镓材料中掺入砷、磷等五价元素形成，P型氧化镓基底可以通过在氧化镓材料中掺入硼、铟等三价元素形成。其中，掺杂工艺包括但不限于高温扩散、离子注入工艺等。如图1b所示，在氧化镓基底110表面淀积Al2O3层120。具体的，淀积Al2O3层120的包括但不限于使用化学气相沉积(CVD)、电镀、物理气相沉积(PVD)、溅射、蒸发、旋涂、原子层沉积(ALD)等工艺。优选的，可以使用原子层沉积(ALD)工艺沉积Al2O3层120。如图1c所示，在Al2O3层120上淀积高K介质层140。高K介质层140包括但不限于HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO、Ta2O5等材料。具体的，高K介质层140包括但不限于使用化学气相沉积(CVD)、电镀、物理气相沉积(PVD)、溅射、蒸发、旋涂、原子层沉积(ALD)等工艺制成。优选的，可以使用溅射或原子层沉积工艺(ALD)制成。如图1d所示，利用光刻工艺得到复合栅介质层，复合栅介质层包括下层的部分Al2O3层120以及上层的部分高K介质层140。特别的，Al2O3层与高K介质层的厚度比介于1:2～1:5之间。如图1e所示，在器件上生长源极电极金属131和漏极电极金属132。源漏电极金属层包括但不限于高功函数的惰性金属材料，如Ti、Au、Cr、Pd、Pt等。特别的，源漏电极金属层可以通过电子束蒸发进行沉积，沉积厚度可以包括但不限于2-200nm。如图1f所示，在器件上生长栅电极金属150。栅电极金属层150包括但不限于采用Al、Ti、Au、Cr、Pd、Pt等金属材料。特别的，栅电极金属层150可以通过电子束蒸发进行沉积，沉积厚度可以包括但不限于2-400nm。图2示出了本专利技术一个实施例的制备氧化镓基底场效应晶体管的工艺流程图。如图所示，S21为提供氧化镓基底；S22为在氧化镓基底表面淀积Al2O3层；S23为在Al2O3层上淀积高K介质层；S24为利用光刻工艺得到复合栅介质层；S25为在器件上生长源/漏电极金属；S26为在器件上生长栅电极金属。另一方面，本专利技术还提供一种氧化镓基底场效应管，包括氧化镓基底，由淀积在氧化镓基底上的Al2O3层和淀积在Al2O3层上的高K介质层组成的复合栅介质层，源/漏电极，以及栅电极。在本专利技术的一个实施例中，首先提供氮化镓基底110，具体的，氮化镓衬底110经过掺杂Si形成N型β-(100)Ga2O3。在所述N型β-(100)Ga2O3上淀积Al2O3，特别的，可以使用原子层沉积(ALD)工艺淀积Al2O3，典型的，Al2O3层的厚度可以为5nm。随后淀积高K介质层，具体的，高K介质材料为Ta2O5，特别的，Ta2O5的厚度为15nm，采用磁控溅射工艺进行淀积。通过光刻和刻蚀得到栅极图形，然后在器件上生长源/漏电极以及栅电极等，最终得到制备完整的MOSFET。图3a-3c示出了本专利技术的一个实施例的Ti/Ta2O5/Al2O3/Ga2O3的场效应管栅结构能带示意图。如图3a所示，β-(100)Ga2O3为基底侧，能带宽度为4.7eV；在β-(100)Ga2O3基底上淀积有Al2O3层，能带宽度为8.8eV；在A本文档来自技高网...

【技术保护点】
一种氧化镓基底场效应管制备方法，其特征在于，包括：步骤一、提供氧化镓基底；步骤二、在所述氧化镓基底表面淀积宽禁带氧化物层；步骤三、在所述宽禁带氧化物层上淀积高K介质层；步骤四、对所述宽禁带氧化物层和所述高K介质层进行光刻得到复合栅介质层；步骤五、生长源/漏电极金属以及栅电极金属。

【技术特征摘要】
1.一种氧化镓基底场效应管制备方法，其特征在于，包括：步骤一、提供氧化镓基底；步骤二、在所述氧化镓基底表面淀积宽禁带氧化物层；步骤三、在所述宽禁带氧化物层上淀积高K介质层；步骤四、对所述宽禁带氧化物层和所述高K介质层进行光刻得到复合栅介质层；步骤五、生长源/漏电极金属以及栅电极金属。2.根据权利要求1所述的氧化镓基底场效应管制备方法，其特征在于，所述氧化镓基底通过高温扩散或离子注入工艺掺杂为N型或P型。3.根据权利要求1所述的氧化镓基底场效应管制备方法，其特征在于，所述宽禁带氧化物层的材料为Al2O3。4.根据权利要求3所述的氧化镓基底场效应管制备方法，其特征在于，所述宽禁带氧化物层通过CVD、电镀、PVD、溅射、蒸发、旋涂、或ALD工艺进行淀积。5.根据权利要求1所述的氧化镓基底场效应管制备方法，其特征在于，所述高K介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、...

【专利技术属性】
技术研发人员：龙世兵，董航，何启鸣，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11